McGinn & Gibb, PLLC

A PROFESSIONAL LIMITED LIABILITY COMPANY
PATENTS, TRADEMARKS, COPYRIGHTS, AND INTELLECTUAL PROPERTY LAW
8321 OLD COURTHOUSE ROAD, SUITE 200
VIENNA, VIRGINIA 22182-3817
TELEPHONE (703) 761-4100
FACSIMILE (703) 761-2375; (703) 761-2376

APPLICATION FOR UNITED STATES LETTERS PATENT

APPLICANT'S:

Yoji NISHIO

SEIJI FUNABA

FOR:

SIGNAL TRANSMITTING SYSTEM

DOCKET NO.:

NEC04P047-KSe

信号伝送システム

BACKGROUND OF THE INVENTION

1. Field of Invention:

本発明は異なる電源電圧で動作する複数の半導体集積回路装置間で信号を伝送するための信号伝送システムに関する。

2. Description of the Related Art:

従来より異なる電源電圧で動作する半導体集積回路装置間で信号伝送が必要なシステムが存在する。図1はこのようなシステムの従来例を示している。図1は、1.8 V系の半導体集積回路装置(LSI1)と1.5 V系の半導体集積回路装置(LSI3)間でSingle-ended信号を伝送するシステムであり、その間に電圧を変換するための電圧変換LSI(LSI2)を設けることでLSI1とLSI3間で送受信する信号を中継する。LSI1とLSI2間は特性インピーダンスZ01の伝送線路で接続され、LSI2とLSI3間は特性インピーダンスZ02の伝送線路で接続されている。電圧を変換するための電圧変換LSIの具体例については、例えば特開平8-288828号公報や特開平11-27134号公報に記載されている。

図2は異なる電源電圧で動作する半導体集積回路装置間で信号伝送が必要な従来の他のシステムを示している。図2は、1.5 V系の半導体集積回路装置(以下、LSIと称する場合がある)と1.2 V系のLSI間でSingle-ended 信号を送受信するシステムであり、1.2 V系のLSIに1.5 V電源で動作可能な(例えば、酸化膜等が1.5 Vに耐える厚さで形成された)Receiver と、1.2 Vで動作する内部回路とを備えた構成である。このように、1.2 V系のLSIに対して1.5 Vと1.2 Vの両方の電源電圧を供給することで1.5 V系のLSIとの信号伝送を可能にしている。なお、図2は、1.5 V系のLSIから1.2 V系のLSIに信号を送信する例を示しているが、実際の信号伝送システムは双方向に信号の送受信が可能である。

図2に示した信号伝送に必要な部位に供給する電源電圧を揃えた信号伝送システムの具体例を図3に示す。図3 (a)は1.5V系のLSI (DRAM)から1.

0 %.

5 Vが供給される Driver 及び Receiver を備えた 1. 2 V系のLSIへ Single-ended 信号を伝送する構成を示し、図3 (b) はその逆の構成を示している。これらのLSIはいずれも PCB (Printed Circuit Board) に搭載され、特性インピーダンス 2 0 が 5 0 Ωの伝送線路でそれぞれ接続されている。また、信号を送信する Driver は Push-pull 接続された p MOSトランジスタ及び n MOSトランジスタで構成され (Push-pull 構成)、そのオン抵抗は 2 0 Ωである。一方、信号を受信する Receiver は、CTT (Center Tapped Termination、あるいはテブナン終端と呼ばれる)で終端され、このCTT終端回路による終端抵抗の値を特性インピーダンス 2 0 に合わせることでインピーダンスが整合されている。因みに、CTT終端回路の抵抗値は、CTTを構成する図の上側の抵抗器と下側の抵抗器とを並列に接続した値に等しくなる。このように、信号伝送に用いるDriver 及び Receiver に供給する電源電圧 (VDDQ)の値を揃えれば、問題なく信号を送受信できる。

図4は、Driver 及びReceiver をそれぞれ備え、異なる電源電圧で動作する半 導体集積回路装置どうしを直接接続してSingle-ended 信号を双方向に伝送する 構成例を示している。通常、図4に示すような構成を採用するシステムは無いと 思われるが、本発明の理解を助けるために示すものである。図中の四角はスイッ チを示し、信号を送信するときにOFFさせる。図4はDriverがPush-pull接続 されたpMOSトランジスタ及びnMOSトランジスタで構成され、Receiverが CTTを用いて終端(以下、CTT終端と称す)された構成である。

このような構成では、信号を送受信する2つのLSIに供給される電源電圧 (VDDQ) の値が異なるため、それぞれのReceiver に供給する、入力電圧を判定するためのしきい値である基準電圧Vrefの値が異なっている。

図 5 は図 4 に示した信号伝送システムの具体例である。なお、図 5 は、図 3 と同様に、Driver が Push-pull 接続された p MO S トランジスタ及び n MO S トランジスタで構成され、Receiver が C T T 終端され、Driver のオン抵抗は 20Ω 、伝送線路の特性インピーダンスは 50Ω 、Receiver の終端抵抗値は 50Ω である。また、図 5 (a) は 1. 5 V 系の L S I から Single-ended 信号を送信する場合の等価回路を示し、図 5 (b) は 1. 2 V 系の L S I から Single-ended 信号を送信

する場合の等価回路を示している。

図5 (a) に示すように、1.5 V系のLSIから信号を送信する場合、出力信号のハイレベルVOHは1.24 V、出力信号のロウレベルVOLは0.17 Vとなり、VOHとVOLの中間値に設定される基準電圧V r e f は0.71 Vとなる。したがって、1.2 V系のLSIで信号を受信する場合の基準電圧V r e f は0.71 Vとなる。

一方、図5(b)に示すように、1.2V系のLSIから信号を送信する場合、 出力信号のハイレベルVOHは1.07V、出力信号のロウレベルVOLは0. 21Vとなり、VOHとVOLの中間値に設定される基準電圧Vrefは0.6 4Vとなる。したがって、1.5V系のLSIで信号を受信する場合の基準電圧 Vrefは0.64Vとなる。

図6は、Driver 及びReceiver をそれぞれ備え、異なる電源電圧で動作する半導体集積回路装置(1.5 V系LSIと1.2 V系LSI3)間を直接接続してSingle-ended 信号を双方向に伝送する他の構成例を示している。通常、図6に示すような構成を採用するシステムは無いと思われるが、本発明の理解を助けるために示すものである。図中の四角はスイッチを示し、信号を送信するときにOFFさせる。図6はDriverがPush-pull接続されたpMOSトランジスタ及びnMOSトランジスタで構成され、Receiverでは終端抵抗を介して入力端が終端電圧VTTにプルアップされた構成(VTT終端回路)である。また、図6では1.2 V電源で動作する1.2 V系LSIをさらに備え、1.2 V系LSI3と1.2 V系LSI間で信号が伝送される構成も示している。

このような構成においても、信号を送受信する1.5 V系LSIと1.2 V系LSIと1.2 V系LSIと1.3 に供給される電源電圧 (VDDQ) の値が異なるため、Receiver に供給される、入力電圧を判定するためのしきい値である基準電圧Vref及びVTTの値が異なっている。

図 7 は図 6 に示した信号伝送システムの具体例である。なお、図 7 は、Driver が Push-pull 接続された p MOS トランジスタ及び n MOS トランジスタで構成され、Receiver が終端抵抗を介して V T T にプルアップされ、Driver のオン抵抗は 2 0 Ω 、伝送線路の特性インピーダンスは 4 0 Ω 、Receiver の終端抵抗値は 4

O Ω である。また、図 7 (a)は 1.5 V系の L S I から Single-ended 信号を送信する場合の等価回路を示し、図 7 (b)は 1.2 V系の L S I 3 から Single-ended 信号を送信する場合の等価回路を示している。

図7 (a) に示すように、1.5 V系のLSIから信号を送信する場合、出力信号のハイレベルVOHは1.25 V、出力信号のロウレベルVOLは0.25 Vとなり、VOHとVOLの中間値に設定される基準電圧Vreft eft 0.75 Vとなる。したがって、1.2 V系のLSIで信号を受信する場合の基準電圧Vreft eft 0.75 Vとなる。

一方、図7 (b) に示すように、1.2 V系のLSI3から信号を送信する場合、出力信号のハイレベルVOHは1.00 V、出力信号のロウレベルVOLは0.20 Vとなり、VOHとVOLの中間値に設定される基準電圧Vrefta0.60 Vとなる。したがって、1.5 V系のLSIで信号を受信する場合の基準電圧Vrefta0.60 Vとなる。

上述したような従来の信号伝送システムでは以下に記載するような問題がある。 まず、図1に示した電圧変換LSIを有する構成では、電圧変換LSIによっ て信号の伝播速度が遅くなるためシステム性能が低下する問題がある。さらに、 電圧変換LSIを用いることで部品点数が増大するためシステムのコストが上昇 する。

また、図2に示した1.2 V系のLSIに1.5 V電源を供給できるようにした構成では、酸化膜を部分的に厚くする等の工程が必要になるため、LSIの製造プロセスが複雑になる問題がある。さらに、1.5 V電源を供給するための端子が必要になり、LSIのパッケージサイズや端子数の増大により、1.2 V系のLSIのコストが上昇する問題がある。

また、図4に示した、異なる電源電圧で動作する半導体集積回路装置間を直接接続して信号を双方向に伝送する構成では、2種類の基準電圧Vrefが必要になる。したがって、比較的高価な基準電圧発生回路が2種類必要となり、電位の異なる基準電圧の配線パターンも2種類必要になり、PCBの層数が増える可能性があるため、システムのコストが上昇する問題がある。また、基準電圧が2種類必要であるにもかかわらず、実際に供給する基準電圧Vrefをいずれか一方

に限定すると、次のような問題が発生する。

図5に示した例では、基準電圧Vrefとして0.71Vと0.64Vを用いているが、2つのLSIに供給する基準電圧Vrefを、例えば0.64Vにすると、1.5V系のLSIでは影響がないが、1.2V系のLSIでは基準電圧Vrefが低下することで図8に示すような影響を受ける。

すなわち、受信信号が立ち上がるときは0.71 Vの基準電圧Vref が供給されるときに比べて入力回路(Receiver)が速く反応するが、入力信号が立ち下がるときは0.71 Vの基準電圧Vref が供給されるときよりも遅くなる。そのため、入力回路でタイミングスキュー(Timing skew)が発生する。

受信信号の立ち上がり時間 t R及び立下り時間 t Fをそれぞれ 250p s 程度とすると、タイミングスキューは33p s となる。この値は、伝送速度が1.6 G b p s の信号の Eye window (Bit time) = 625p s に対して5.2%に相当し、無視できない値となる。また、さらに、基準電圧Vr e f が低下することで上記タイミングスキューが増大すると、誤動作の可能性も高くなる。

一方、図6に示した、異なる電源電圧で動作する半導体集積回路装置間を直接接続して信号を双方向に伝送する他の構成でも、2種類の基準電圧Vref及び終端電圧VTTが必要になる。したがって、基準電圧発生回路やVTT発生回路がそれぞれ2種類必要となり、電位の異なる基準電圧や終端電圧VTTの配線パターンもそれぞれ2種類必要になり、PCBの層数が増える可能性があるため、システムのコストが上昇する問題がある。

また、基準電圧や終端電圧VTTが2種類であるにもかかわらず、実際に供給する基準電圧Vrefや終端電圧VTTをいずれか一方に限定すると、上記図5と同様の問題が発生する。

SUMMARY OF THE INVENTION

そこで本発明は、異なる電源電圧で動作する半導体集積回路装置間のタイミン グスキューを抑制すると共にコストの上昇を抑制した信号伝送システムを提供す ることを目的とする。

上記目的を達成するため本発明の信号伝送システムでは、異なる電源電圧で動

作する半導体集積回路装置間を伝送線路である双方向バスを介して直接、接続する。ここで、信号送信側のドライバは、例えば Push-pull 型とし、信号受信側は CTT (Center Tapped Termination) 終端とする。そして、インピーダンスを整合するために終端抵抗R termを伝送線路の特性インピーダンス Z0に一致させた場合、信号振幅確保のためにドライバのオン抵抗Ronを特性インピーダンス Z0以下にする。また、インピーダンスを整合するためにドライバのオン抵抗Ronを伝送線路の特性インピーダンスを整合するためにドライバのオン抵抗Ronを伝送線路の特性インピーダンスに一致させた場合は、信号振幅を確保するために終端抵抗Rtermを特性インピーダンス Z0以下にする。

また、電源の数を少なくするため、各半導体集積回路装置に供給する、入力電圧の判定に用いる基準電圧Vrefの値を一致させる。望ましくは、その値を0.25(V1+V2)とし、基準電圧Vrefを生成し易くする。なお、V1、V2は信号を送受信する半導体集積回路装置に供給する電源電圧VDDQである。

さらに、プリント基板の設計のし易さ、及びSignal integrityを考慮して、伝送線路のリターン電流が流れる経路は各半導体集積回路装置で共通の接地導体(グランドプレーン: ground plane)とする。なお、上記伝送信号は、Single-ended信号に限らず、Differential信号でもよい。Differential信号を伝送する場合、2つの受信端を、ODD modeインピーダンスの2倍の抵抗値で結んだBridge 終端とすれば基準電圧Vrefが不要となる。

本発明の他の信号伝送システムは、異なる電源電圧で動作する半導体集積回路装置間を伝送線路である双方向バスを介して直接、接続する。ここで、ドライバは、例えば Push-pull 型とし、受信側はVTT終端とする。VTTの値は信号を送受信する各半導体集積回路装置に供給する電源電圧のうち、低い方の電源電圧 VDDQ(低VDDQ)の1/2にする。また、インピーダンスを整合するために、終端抵抗R t e r mを伝送線路の特性インピーダンス Z O に合わせる。

また、電源の数を少なくするため、双方の半導体集積回路装置で用いる基準電圧 Vrefの値を一致させる。望ましくは、その値を0.5 V2とし、基準電圧 Vrefを生成し易くする。ここで、V2は上記低VDDQである。

さらに、プリント基板の設計のし易さ、Signal integrity を考慮して、伝送線路のリターン電流が流れる経路は、各半導体集積回路装置で共通のグランドプレ

ーンとする。

上記のような信号伝送システムでは、電圧変換用の半導体集積回路装置が不要 となるため、半導体集積回路装置に供給する電源電圧の種類の増加を防止できる。

また、終端抵抗 Rterm あるいはオン抵抗 Ron を伝送線路の特性インピーダンスに合わせ、かつ伝送線路のリターン電流が流れる経路を各半導体集積回路装置に共通なグランドプレーンにすることで、Signal integrity よく信号を伝送できる。また、各半導体集積回路装置で用いる基準電圧の値を同一にすることで、電源の種類を低減でき、かつプリント基板の層数を低減できる。また、常に最適な基準電圧の値を用いることができるので、入力回路部における Timing skew を小さくできる。

さらに、基準電圧の値を、生成し易い値(例えば0.25 (V1+V2)等) に設定するため、基準電圧の生成回路が簡単になる。

また、Differential 信号を伝送する場合に受信側にBridge 終端を用いると、 基準電圧が不要になるため、基準電圧に対する従来のような配慮が不要となる。

よって、Signal integrity がよく、タイミングスキューが抑制され、かつコストの上昇が抑制された信号伝送システムを得ることができる。

The above and other objects, features, and advantages of the present invention will become apparent from the following description with reference to the accompanying drawings which illustrate examples of the present invention.

BRIEF DESCRIPTION OF THE DRAWING

図1は、異なる電源電圧で動作する半導体集積回路装置間で信号伝送が必要な 従来のシステムの構成を示すブロック図であり、

図2は、異なる電源電圧で動作する半導体集積回路装置間で信号伝送が必要な 従来のシステムの他の構成を示すブロック図であり、

図3は、図2に示した信号伝送システムの具体例の構成を示す回路図であり、

図4は、異なる電源電圧で動作する半導体集積回路装置間を直接接続して信号を双方向に伝送する従来の信号伝送システムの構成を示すブロック図であり、

- 図5は、図4に示した信号伝送システムの具体例の構成を示す回路図であり、
- 図6は、異なる電源電圧で動作する半導体集積回路装置間を直接接続して信号 を双方向に伝送する従来の信号伝送システムの他の構成を示すブロック図であり、
 - 図7は、図6に示した信号伝送システムの具体例の構成を示す回路図であり、
 - 図8は、図4及び図6に示した信号伝送システムの問題点を示す波形図であり、
- 図9は、本発明の信号伝送システムの第1の実施の形態の構成を示すブロック 図であり、
 - 図10は、本発明の信号伝送システムの第1実施例の構成を示す回路図であり、
- 図11は、図10に示した信号伝送システムで用いる基準電圧発生回路の一構成例を示す回路図であり、
- 図12は、図10に示した第1実施例の信号伝送システムを一般化した回路の 構成を示す回路図であり、
 - 図13は、本発明の信号伝送システムの第2実施例の構成を示す回路図であり、
- 図14は、図13に示した第2実施例の信号伝送システムを一般化した回路の 構成を示す回路図であり、
 - 図15は、本発明の信号伝送システムの第3実施例の構成を示す回路図であり、
- 図16は、図15に示した第3実施例の信号伝送システムを一般化した回路の 構成を示す回路図であり、
- 図17A、Bは、図9に示した第1の実施の形態の信号伝送システムの適用例を示すブロック図であり、
- 図18A、Bは、図9に示した第1の実施の形態の信号伝送システムの他の適 用例を示すブロック図であり、
- 図19は、本発明の信号伝送システムの第2の実施の形態の構成を示すブロック図であり、
 - 図20は、本発明の信号伝送システムの第4実施例の構成を示す回路図であり、
- 図21は、図20に示した第4実施例の信号伝送システムを一般化した回路の 構成を示す回路図であり、
 - 図22は、本発明の信号伝送システムの第5実施例の構成を示す回路図であり、
 - 図23は、図22に示した第5実施例の信号伝送システムを一般化した回路の

構成を示す回路図であり、

- 図24は、本発明の信号伝送システムの第6実施例の構成を示す回路図であり、
- 図25は、本発明の信号伝送システムの第7実施例の構成を示す回路図であり、
- 図26は、図25に示した第7実施例の信号伝送システムを一般化した回路の 構成を示す回路図であり、
 - 図27は、本発明の信号伝送システムの第8実施例の構成を示す回路図であり、
- 図28は、図27に示した第8実施例の信号伝送システムを一般化した回路の 構成を示す回路図であり、
 - 図29は、本発明の信号伝送システムの第9実施例の構成を示す回路図であり、
- 図30は、本発明の信号伝送システムの第10実施例の構成を示す回路図であり、
- 図31は、本発明の信号伝送システムの第11実施例の構成を示す回路図であり、
- 図32は、本発明の信号伝送システムの第12実施例の構成を示す回路図であり、
- 図33は、本発明の信号伝送システムの第13実施例の構成を示す回路図であり、
- 図34は、本発明の信号伝送システムの第14実施例の構成を示す回路図であり、
- 図35は、本発明の信号伝送システムの第15実施例の構成を示す回路図であり、
- 図36は、本発明の信号伝送システムの第16実施例の構成を示す回路図であり、
- 図37は、図36に示した第16実施例の信号伝送システムを一般化した回路 の構成を示す回路図であり、
- 図38は、図37に示した信号伝送システムで用いる基準電圧発生回路の一構成例を示す回路図であり、
- 図39は、本発明の信号伝送システムの第3の実施の形態の構成を示すブロック図であり、

図40は、本発明の信号伝送システムの第17実施例の構成を示す回路図であり、

図41は、本発明の信号伝送システムの第18実施例の構成を示す回路図であり、

図42は、本発明の信号伝送システムの第19実施例の構成を示す回路図であり、

図43は、本発明の信号伝送システムの第20実施例の構成を示す回路図であり、

図44は、本発明の信号伝送システムの第21実施例の構成を示す回路図であり、

図45は、本発明の信号伝送システムの第4の実施の形態の構成を示すブロック図であり、

図46は、本発明の信号伝送システムの第22実施例の構成を示す回路図であり、

図47は、本発明の信号伝送システムの第23実施例の構成を示す回路図であり、

図48は、本発明の信号伝送システムの第24実施例の構成を示す回路図であり、

図49は、本発明の信号伝送システムの第25実施例の構成を示す回路図であり、

図50は、本発明の信号伝送システムの第26実施例の構成を示す回路図であり、

図51は、本発明の信号伝送システムの第27実施例の構成を示す回路図であり、

図52は、図50に示した第26実施例及び図51に示した第27実施例の信号伝送システムを一般化した回路の構成を示す回路図であり、

図53は、本発明の信号伝送システムの第28実施例の構成を示す回路図であり、

図54は、図53に示した第28実施例の信号伝送システムを一般化した回路

の構成を示す回路図である。

DETAILED DESCRIPTON OF THE PREFERRED EMBODIMENT

図9は、本発明の信号伝送システムの第1の実施の形態の構成を示すブロック 図である。

図9に示すように、第1の実施の形態の信号伝送システムは、1.5 V系の半導体集積回路装置(LSI)1と1.2 V系の半導体集積回路装置(LSI)2 とが伝送線路である双方向バス3で直接接続された構成である。1.5 V系のLSI 1は、ドライバ(D)4、レシーバ(R)5、CTT終端を形成する抵抗器8a、8b、及びスイッチ10a、10bを有する構成である。1.2 V系のLSI 2は、ドライバ(D)6、レシーバ(R)7、CTT終端を形成する抵抗器9a、9b、及びスイッチ11a、11bを有する構成である。また、第1の実施の形態の信号伝送システムでは、1.5 V系のLSI1と1.2 V系のLSI2とにそれぞれ共通の基準電圧Vrefが供給される。

第1の実施の形態では、1.5V系のLSI1から1.2V系のLSI2へ信号を送信する場合、1.2V系のLSI2のドライバ6の出力をハイインピーダンス(High impedance)状態に設定し、1.5V系のLSI1のスイッチ10a、10bをそれぞれOFFにする。逆に、1.2V系のLSI2から1.5V系のLSI1のドライバ4の出力をハイインピーダンス状態に設定し、1.5V系のLSI1のドライバ4の出力をハイインピーダンス状態に設定し、1.2V系のLSI2のスイッチ11a、11bをそれぞれOFFにする。そして、1.2V系のLSI2から1.5V系のLSI1へ信号を送信するときに参照する基準電圧Vref1と、1.5V系のLSI1から1.2V系のLSI2へ信号を送信するときに参照する基準電圧Vref2とを一致させる。具体的にはVref1=Vref2=0.25(V1+V2)に設定する。ここで、V1は、2つのLSIに供給する電源電圧VDDQのうち、高い方の電源電圧VDDQ(図9では1.5V)であり、V2は低い方の電源電圧VDDQ(図9では1.2V)である。したがって、基準電圧Vref1=Vref2=0.675Vとなる。

この基準電圧Vrefは、LSIの出力信号のハイレベル及びロウレベルを用

いて表すことも可能であり、1. 5 V系のLSI1から送信する信号のハイレベルをVOH2、信号のロウレベルをVOL2としたとき、基準電圧Vref2=0. 5 (VOH2+VOL2)であり、1. 2 V系のLSI2から送信する信号のハイレベルをVOH1、信号のロウレベルをVOL1としたとき、基準電圧Vref1=0. 5 (VOH1+VOL1)である。このように基準電圧Vrefを設定することで、電源電圧VDDQは2種類、基準電圧Vrefは1種類で済む。また、基準電圧Vrefを容易に生成できる。

なお、図9ではSingle-ended 信号を送受信する構成例を示しているが、Differential 信号を送受信する構成でもよい。その場合、True 用と Bar 用に、図9に示す構成要素をそれぞれ設ければよい。また、後述するように、True 信号とBar 信号間はBridge 終端 (Bridge 終端回路) にしてもよい。

図10は本発明の信号伝送システムの第1実施例の構成を示す回路図である。 図10はSingle-ended信号を送受信する、第1の実施の形態の信号伝送システムの具体例である。図10(a)は1.5V系のLSI1から1.2V系のLSI2へ信号を送信する場合の等価回路を示し、図10(b)は1.2V系のLSI2から1.5V系のLSI1へ信号を送信する場合の等価回路を示している。また、図10は、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、

いる。

ON状態にあるスイッチの抵抗値は抵抗器8a、8b、9a、9bの値に含めて

また、ドライバを構成するnMOSトランジスタのオン抵抗は、双方向バス3

の特性インピーダンス以下の値、例えば 20Ω に設定し、pMOSトランジスタのオン抵抗は 25.45Ω に設定する。このようにすると、VOH2=1.15 V、VOL2=0.2 Vとなり、基準電圧Vref2=0.675 Vとなる。この場合、基準電圧Vref2=0.675 Vとなるため、信号振幅値を充分に確保できる。

一方、1. 2 V系のLSI 2 から信号を送信する場合、信号受信側のCTT終端を形成する抵抗器 8 a 及び 8 b の値を 2 Z 0 = 8 O Ω に設定する。終端抵抗の値は抵抗器 8 a と 8 b の並列値に等しく、4 O Ω になるため、信号受信端と双方向バス 3 とがインピーダンス整合する。

また、ドライバを構成する p MO S トランジスタのオン抵抗は、双方向バス 3 の特性インピーダンス以下の値、例えば 20Ω に設定し、n MO S トランジスタのオン抵抗は 26.67Ω に設定する。このようにすると、VOH1=1.05 V、VOL1=0.3 Vとなり、基準電圧 V ref1=0.675 Vであるため上記 V ref2 の値に一致する。また、基準電圧 V ref2 に対する信号振幅値 Δ は 0.375 V となるため、信号振幅値を充分に確保できる。

また、双方向バス3上を流れる信号のリターン電流の経路を1.5 V系のLS I1と1.2 V系のLSI2とに共通なグランドプレーンとする。この場合、プリント基板の設計が容易になる。なお、電源電圧VDDQをリターン電流の経路にすると、1.5 V電源と1.2 V電源とをそれぞれリターン電流の経路として用いる必要があるため、配線の引き回しが困難になる問題やプリント基板の層数が増加する問題が発生する。したがって、双方向バス3を流れる信号のリターン電流の経路はグランドプレーンであることが好ましい。

このように、伝送線路の特性インピーダンスZOに対して、各終端抵抗の値及 び各ドライバのオン抵抗の値を設定することで、良好なSignal integrity で信号 を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは1種類で 済む。さらに、基準電圧Vrefを0.25(V1+V2)に設定しているので、 基準電圧Vrefを生成する基準電圧発生回路を簡易に構成できる。したがって、 システムのコストを低減できる。また、基準電圧Vrefの値が、電源電圧VD DQの1/2の値から大きくずれていないので、各ドライバのpMOSトランジ スタ及びnMOSトランジスタのドレインーソース間に充分な電圧が印加され、pMOSトランジスタ及びnMOSトランジスタが効率的に動作する。さらに、入出力容量も低減できるため、高速動作が要求される回路に用いることができる。なお、1.5V系のLSI1と1.2V系LSI2の組合せとしては、DRAMとBuffer、BufferとChipset、DRAMとChipset等が考えられる。1.5V系のLSI1と1.2V系LSI2とはDIMM(DualIn-line Memory Module)やPCBに搭載されていてもよく、一方のLSIがDIMMに搭載され、他方のLSIがPCBやマザーボードに搭載されてもよく、様々な場合が考えられる。また、図10では、終端に用いる抵抗器として、LSI内に配置されるOnDieTerminationを例示しているが、終端用の抵抗器はLSIに外付けされていてもよい。さらに、図10では双方向バスを用いてLSIどうしをPoint to Pointで接続する構成を示しているが、伝送線路の途中に複数のLSIが接続されるFly-by(あるいは、Daisy chainとも呼ばれる)バス構成、あるいはバスの途中に複数のスタブを備え、該スタブにそれぞれLSIが接続される構成にも適用できる。これらのことは、以下に記載する各実施例でも同様である。

図11A、Bは図10に示した第1実施例の信号伝送システムで用いる基準電 圧発生回路の構成例を示す回路図である。

図11A、Bは、基準電圧Vref=0.25(V1+V2)を生成する回路例であり、図11Aは同じ値の4つの抵抗器Rを用いて基準電圧Vrefを生成する回路例、図11Bは同じ値の6つの抵抗器Rを用いて基準電圧Vrefを生成する回路例である。各抵抗器Rは、その値のバラツキ傾向によって使い分けることが可能である。このような簡単な構成で基準電圧Vrefを生成できる。

図12に図10に示した第1実施例の信号伝送システムを一般化した回路を示す。

図12(a)は電源電圧VDDQ=V1系のLSI1から電源電圧VDDQ=V2系のLSI2へ信号を送信する場合の等価回路を示し、図12(b)はV2系のLSI2からV1系のLSI1へ信号を送信する場合の等価回路を示している。なお、図12では、V1>V2である。また、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定され

たドライバを省略して記載し、ON状態にあるスイッチの抵抗値は終端抵抗を形成する各抵抗器の値に含めて記載している。

また、信号を送信するドライバはPush-pull接続されたpMOSトランジスタ 及びnMOSトランジスタで構成され、伝送線路である双方向バス3の特性イン ピーダンスはZ0である。信号を受信するReceiverはCTT終端されている。

まず、V1系のLSI1から信号を送信する場合、信号受信側のCTT終端を 形成する抵抗器9a及び9bの値を2Z0に設定する。終端抵抗の値は抵抗器9 aと9bの並列値に等しいため、信号受信端と双方向バス3とがインピーダンス 整合する。

また、ドライバを構成するnMOSトランジスタ4bのオン抵抗を双方向バス 3の特性インピーダンス以下の値、ここではR Ω に設定し、基準電圧V r e f = 0.25 (V1+V2) となるようにpMOSトランジスタ4aのオン抵抗をR1 Ω に設定する。このとき、R1d、

R1=Z0(V2・Z0-V1・R-V1・Z0)/(V2・R-V1・Z0-V1・R) となる。

また、伝送信号のハイレベルVOH2、ロウレベルVOL2は、

VOH2=(V1-0.5V2)ZO/(R1+Z0) + 0.5V2

 $VOL2=0.5V2 \cdot R/(Z0+R)$

である。

一方、V2系のLSI2から信号を送信する場合、信号受信側のCTT終端を 形成する抵抗器8a及び8bの値を上記と同様に2Z0に設定する。終端抵抗の 値は抵抗器8aと8bの並列値に等しいため、信号受信端と双方向バス3とがイ ンピーダンス整合する。

また、ドライバを構成する p MOSトランジスタ 6 a のオン抵抗を双方向バス 3 の特性インピーダンス以下の値、ここではR 3 Ω に設定し、V r e f = 0. 2 5 (V1+V2) となるように n MOSトランジスタ 6 b のオン抵抗をR 2 Ω に設定する。このとき、R 2 は、

R2=Z0(V1・Z0+V2・R3-V2・Z0)/(V1・R3+V2・Z0-V2・R3) となる。 また、伝送信号のハイレベルVOH1、ロウレベルVOL1は、 VOH1=(V2-0.5V1)Z0/(R3+Z0) + 0.5V1 VOL1=0.5V1・R2/(Z0+R2) である。

また、双方向バス3上を流れる信号のリターン電流の経路を、V1系のLSI1とV2系のLSI2とに共通なグランドプレーンとする。この場合、プリント基板の設計が容易になる。なお、電源電圧VDDQをリターン電流の経路にすると、V1電源とV2電源とをそれぞれリターン電流の経路として用いる必要があるため、配線の引き回しが困難になる問題やプリント基板の層数が増加する問題が発生する。したがって、双方向バス3を流れる信号のリターン電流の経路はグランドプレーンであることが好ましい。この点は、以下に記載する例でも同様であるので、以下省略する。

このように、伝送線路の特性インピーダンスZOに対して、各終端抵抗の値、各ドライバのオン抵抗の値を設定することで、良好なSignal integrity で信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは1種類で済む。さらに、基準電圧Vrefを0.25(V1+V2)に設定しているので、基準電圧Vrefを容易に生成できる。したがって、システムのコストを低減できる。また、基準電圧Vrefの値が、電源電圧VDDQの1/2の値から大きくずれていないので、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に充分な電位が印加され、pMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタが効率的に動作する。さらに、入出力容量も低減できるため、高速動作が要求される回路に用いることができる。

図13は、本発明の信号伝送システムの第2実施例の構成を示す回路図である。なお、図13はSingle-ended信号を送受信する、第1の実施の形態の信号伝送システムの具体例である。図13(a)は1.5V系のLSI1から1.2V系のLSI2へ信号を送信する場合の等価回路を示し、図13(b)は1.2V系のLSI2から1.5V系のLSI1へ信号を送信する場合の等価回路を示している。

また、図13は、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、

信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、 ON状態にあるスイッチの抵抗値は抵抗器8a、8b、9a、9bの値に含めて 記載している。

また、信号を送信する Driver は Push-pull 接続された p MO S トランジスタ及 ${\it UnMOS}$ トランジスタで構成され、伝送線路である双方向バス ${\it 30}$ の特性インピーダンス ${\it 20}$ は ${\it 40}$ ${\it 00}$ である。信号を受信する Receiver は ${\it CTT}$ 終端されている。 第 ${\it 20}$ 実施例の信号伝送システムは、 ${\it 1.5}$ ${\it 1.5}$ ${\it 10}$ を送信する

場合、ドライバを構成するpMOSトランジスタ4aのオン抵抗及びnMOSトランジスタ4bのオン抵抗を双方向バス3の特性インピーダンスに合わせてそれぞれ40Qに設定する。そのため、本実施例ではドライバのオン抵抗と双方向バス3とがインピーダンス整合する。

また、受信側を終端する抵抗器 9a の値を双方向バス 3 の特性インピーダンスの 2 倍以上の値、例えば 120Ω に設定し、抵抗器 9b の値を 108Ω に設定する。このように設定すると、VOH2=1. 115V、VOL2=0. 235V となり、基準電圧Vref2 は0. 675V となる。この場合、基準電圧Vref2 を 12 に対する信号振幅値 12 は0. 13 なるため、信号振幅値を充分に確保できる。

一方、1.2 V系のLSI 2から信号を送信する場合、ドライバを構成するp MOSトランジスタ6 a のオン抵抗及びn MOSトランジスタ6 b のオン抵抗を双方向バス3の特性インピーダンスに合わせてそれぞれ4 O Ω に設定する。そのため、本実施例ではドライバのオン抵抗と双方向バス3とがインピーダンス整合する。

また、受信側を終端する抵抗器 8bの値を双方向バス 3 の特性インピーダンスの 2 倍以上の値、例えば 120Ω に設定し、抵抗器 8a の値を 110Ω に設定する。このように設定すると、VOH1=1.029V、VOL1=0.321V となり、基準電圧Vref1=0.675Vとなる。この場合、基準電圧Vref1=0.675Vとなるため、信号振幅値を充分に確保できる。

このように、伝送線路の特性インピーダンスZOに対して、各終端抵抗の値、

各ドライバのオン抵抗の値を設定することで、良好な Signal integrity で信号を 伝送できる。また、電源電圧 VDD Qは 2種類、基準電圧 Vrefは1種類で済 む。さらに、基準電圧 Vrefを0.25 (V1+V2) に設定しているので、 基準電圧 Vrefを容易に生成できる。したがって、システムのコストを低減で きる。また、基準電圧 Vrefの値が電源電圧 VDD Qの1/2の値から大きく ずれていないので、各ドライバのpMOSトランジスタ及びnMOSトランジス タのドレインーソース間に充分な電圧が印加され、pMOSトランジスタ及びn MOSトランジスタが効率的に動作する。さらに、入出力容量も低減できるため、 高速動作が要求される回路に用いることができる。

図14に図13に示した第2実施例の信号伝送システムを一般化した回路を示す。

図14 (a) は電源電圧VDDQ=V1系のLSI1から電源電圧VDDQ=V2系のLSI2~信号を送信する場合の等価回路を示し、図14 (b) はV2系のLSI2からV1系のLSI1~信号を送信する場合の等価回路を示している。

なお、図14では、V1>V2である。また、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は終端抵抗を形成する各抵抗器の値に含めて記載している。

また、信号を送信するドライバはPush-pull接続されたpMOSトランジスタ及びnMOSトランジスタで構成され、伝送線路である双方向バス3の特性インピーダンスは20である。信号を受信するReceiverはCTT終端されている。

まず、V1系のLSI1から信号を送信する場合、ドライバを構成するpMOSトランジスタ4aのオン抵抗及びnMOSトランジスタ4bのオン抵抗を双方向バス3の特性インピーダンスに合わせてそれぞれZ0に設定する。そのため、本実施例ではドライバのオン抵抗と双方向バス3とがインピーダンス整合する。

また、受信側を終端する抵抗器 9 a の値を双方向バス 3 の特性インピーダンスの 2 倍以上の値、ここでは R Ω に設定し、基準電圧 V r e f = 0. 2 5 (V 1 + V 2) となるように抵抗器 9 b の値を R 2 Ω に設定する。このとき、 R 2 は、

 $R2=R \cdot ZO(V1+V2)/(V1 \cdot R+3V2 \cdot Z0-V1 \cdot Z0-V2 \cdot R)$ となる。

また、伝送信号のハイレベルVOH2、ロウレベルVOL2は、

 $VOH2 = (R \cdot R2 \cdot V1 + R2 \cdot Z0 \cdot V2) / (Z0 \cdot R + R \cdot R2 + R2 \cdot Z0)$

 $VOL2=R2 \cdot Z0 \cdot V2/(Z0 \cdot R2+R \cdot R2+R \cdot Z0)$

である。

一方、V2系のLSI2から信号を送信する場合、ドライバを構成するpMO Sトランジスタ6aのオン抵抗及びnMOSトランジスタ6bのオン抵抗を双方 向バス3の特性インピーダンスに合わせてそれぞれ20に設定する。そのため、 本実施例ではドライバのオン抵抗と双方向バス3とがインピーダンス整合する。

また、受信側を終端する抵抗器8bの値を双方向バス3の特性インピーダンス の2倍以上の値、ここではR3 Ω に設定し、基準電圧Vref=0.25(V1+V2)となるように抵抗器 8a の値を $R1\Omega$ に設定する。このとき、R1は、 $R1=R3 \cdot Z0(3V1-V2)/(V1 \cdot R3+V1 \cdot Z0-V2 \cdot R3+V2 \cdot Z0)$

となる。

また、伝送信号のハイレベルVOH1、ロウレベルVOL1は、 $VOH1 = (R3 \cdot R1 \cdot V2 + R3 \cdot Z0 \cdot V1) / (Z0 \cdot R1 + R3 \cdot R1 + R3 \cdot Z0)$ $VOL1=R3 \cdot Z0 \cdot V1/(Z0 \cdot R1+R3 \cdot R1+R3 \cdot Z0)$ である。

このように、伝送線路の特性インピーダンス20に対して、各終端抵抗の値、 各ドライバのオン抵抗の値を設定することで、良好なSignal integrity で信号を 伝送できる。 また、電源電圧VDDQは2種類、基準電圧Vrefは1種類で済 む。さらに、基準電圧Vrefを0.25(V1+V2)に設定しているので、 基準電圧Vrefを容易に生成できる。 したがって、 システムのコストを低減で きる。また、基準電圧Vrefの値が、電源電圧VDDQの1/2の値から大き くずれていないので、各ドライバのpMOSトランジスタ及びnMOSトランジ スタのドレインーソース間に充分な電圧が印加され、pMOSトランジスタ及び nMOSトランジスタが効率的に動作する。さらに、入出力容量も低減できるた め、高速動作が要求される回路に用いることができる。

図15は、本発明の信号伝送システムの第3実施例の構成を示す回路図である。なお、図15はSingle-ended信号を送受信する、第1の実施の形態の信号伝送システムの具体例である。図15(a)は1.5V系のLSI1から1.2V系のLSI2へ信号を送信する場合の等価回路を示し、図15(b)は1.2V系のLSI2から1.5V系のLSI1へ信号を送信する場合の等価回路を示している。

また、図15では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器8a、8b、9a、9bの値に含めて記載している。

また、信号を送信するDriverはPush-pull接続されたpMOSトランジスタ及びnMOSトランジスタで構成され、伝送線路である双方向バス3の特性インピーダンスZ0は40Qである。信号を受信するReceiverはCTT終端されている。第3実施例の信号伝送システムは、1.5V系のLSI1から信号を送信する場合、ドライバを構成するpMOSトランジスタ4aのオン抵抗及びnMOSトランジスタ4bのオン抵抗を双方向バス3の特性インピーダンスに合わせてそれぞれ40Qに設定する。また、受信側を終端する抵抗器9a、9bの値をそれぞれ双方向バス3の特性インピーダンスの2倍の値、ここでは80Qに設定する。この場合、ドライバのオン抵抗及び終端抵抗の両方と双方向バス3とがインピーダンス整合する。このように設定すると、VOH2=1.05V、VOL2=0.30Vとなり、基準電圧Vref2=0.675Vとなる。したがって、基準電圧Vref2に対する信号振幅値入が0.375Vとなるため、信号振幅値を充分に確保できる。

一方、1. 2 V系のLSI 2 から信号を送信する場合、ドライバを構成する p MOSトランジスタ 6 a のオン抵抗及び n MOSトランジスタ 6 b のオン抵抗を 双方向バス 3 の特性インピーダンスに合わせてそれぞれ 4 O Ω に設定する。また、 受信側を終端する抵抗器 8 a、 8 b の値をそれぞれ双方向バス 3 の特性インピーダンスの 2 倍の値、ここでは 8 O Ω に設定する。この場合、ドライバのオン抵抗及び終端抵抗の両方と双方向バス 3 とがインピーダンス整合する。このように設

定すると、VOH1=0. 975V、VOL1=0. 375Vとなり、基準電圧 Vref1=0. 675Vとなる。この場合、基準電圧Vref1に対する信号 振幅値 Δ が 0. 30Vとなるため、信号振幅値を充分に確保できる。

このように、伝送線路の特性インピーダンス Z O に対して、各終端抵抗の値、各ドライバのオン抵抗の値を設定することで、良好な Signal integrity で信号を伝送できる。本実施例では、各ドライバのオン抵抗及び各終端抵抗の値がそれぞれ伝送線路と整合しているので、特に Signal integrity が優れている。また、電源電圧 V D D Q は 2 種類、基準電圧 V r e f は 1 種類で済む。さらに、基準電圧 V r e f を 0. 25 (V 1 + V 2)に設定しているので、基準電圧 V r e f を 容易に生成できる。したがって、システムのコストを低減できる。また、基準電圧 V r e f の値が電源電圧 V D D Q の 1 / 2 の値から大きくずれていないので、各ドライバの p M O S トランジスタ及び n M O S トランジスタのドレインーソース間に充分な電位が印加され、p M O S トランジスタ及び n M O S トランジスタが効率的に動作する。さらに、入出力容量も低減できるため、高速動作が要求される回路に用いることができる。

図16に図15に示した信号伝送システムを一般化した回路を示す。

図16(a)は電源電圧VDDQ=V1系のLSI1から電源電圧VDDQ=V2系のLSI2へ信号を送信する場合の等価回路を示し、図16(b)はV2系のLSI2からV1系のLSI1へ信号を送信する場合の等価回路を示している。なお、図16では、V1>V2である。また、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は終端抵抗を形成する各抵抗器の値に含めて記載している。

また、信号を送信するドライバはPush-pull接続されたpMOSトランジスタ及びnMOSトランジスタで構成され、伝送線路である双方向バス3の特性インピーダンスはZ0である。信号を受信するReceiverはCTT終端されている。

まず、V1系のLSI1から信号を送信する場合、ドライバを構成するpMO Sトランジスタ4aのオン抵抗及びnMOSトランジスタ4bのオン抵抗を双方 向バス3の特性インピーダンスに合わせてそれぞれZ0に設定する。また、受信 側を終端する抵抗器 9 a 、 9 b の値をそれぞれ双方向バス 3 の特性インピーダンスの 2 倍の値 2 Z 0 に設定する。この場合、ドライバのオン抵抗及び終端抵抗の両方と双方向バス 3 とがインピーダンス整合する。

このように、ドライバのオン抵抗及び抵抗器 9 a、 9 b の値を設定すれば、伝送信号のハイレベルVOH2、ロウレベルVOL2、及び基準電圧Vref2は、

VOH2=0. 5V1+0. 25V2

VOL2=0, 25V2

Vref2=0. 25 (V1+V2)

となる。

一方、V2系のLSI2から信号を送信する場合、ドライバを構成するpMOSトランジスタ6aのオン抵抗及びnMOSトランジスタ6bのオン抵抗を双方向バス3の特性インピーダンスに合わせてそれぞれZ0に設定する。また、受信側を終端する抵抗器8a、8bの値をそれぞれ双方向バス3の特性インピーダンスの2倍の値2Z0に設定する。この場合、ドライバのオン抵抗及び終端抵抗の両方と双方向バス3とがインピーダンス整合する。

このように、ドライバのオン抵抗及び抵抗器8a、8bの値を設定すれば、伝送信号のハイレベルVOH1、ロウレベルVOL1、及び基準電圧Vref1は、

VOH1=0. 25V1+0. 5V2

VOL2=0. 25V1

Vref1=0. 25 (V1+V2)

となる。

このように、伝送線路の特性インピーダンスZOに対して、各終端抵抗の値、各ドライバのオン抵抗の値を設定することで、Signal integrity よく信号を伝送できる。本実施例では、各ドライバのオン抵抗及び各終端抵抗の値がそれぞれ伝送線路と整合しているので、特にSignal integrity が優れている。また、電源電圧VDDQは2種類、基準電圧Vrefは1種類で済む。さらに、基準電圧Vrefを0.25(V1+V2)に設定しているので、基準電圧Vrefを容易に生成できる。したがって、システムのコストを低減できる。また、基準電圧Vrefの値が電源電圧VDDQの1/2の値から大きくずれていないので、各ドラ

イバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に 充分な電位が印加され、pMOSトランジスタ及びnMOSトランジスタが効率 的に動作する。さらに、入出力容量も低減できるため、高速動作が要求される回 路に用いることができる。

図17A、Bは、図9に示した第1の実施の形態の信号伝送システムの適用例 を示すブロック図である。

図17Aに示す信号伝送システムは、1.5V系の半導体集積回路装置(LSI)1と1.2V系の半導体集積回路装置(LSI)2とが伝送線路である双方向バス3で直接接続され、さらに、1.2V系の半導体集積回路装置(LSI)2と1.2V系の半導体集積回路装置(LSI)16とが伝送線路である双方向バス15で直接接続された構成である。1.5V系のLSI1と1.2V系のLSI2とは、例えばDIMM17に搭載される。

図17Bに示すように、1.5V系のLSI1はドライバ(D)4を有し、1.2V系のLSI2は、1.5V系のLSI1から信号を受信するレシーバ7、及びCTT終端を形成する抵抗器8a、8bと、1.2V系のLSI16から信号を受信するレシーバ19、及びCTT終端を形成する抵抗器20a、20bとを有する構成である。また、1.2V系のLSI16は、ドライバ(D)18を有する構成である。図17Bでは、構成を簡単に示すため、1.2V系のLSI2が1.5V系のLSI1及び1.2V系のLSI16から信号を受信する場合の構成のみを示しているが、各LSIはそれぞれ双方向に信号伝送が可能な構成である。

- 1. 2V系のLSI2とLSI16間は、例えば図3に示した従来の信号伝送システムを用いて信号を伝送すればよい。但し、図3では、電源電圧VDDQが1. 5Vの構成例を示しているため、本実施例では電源電圧VDDQを1. 2Vに置き換えて考えればよい。その場合、信号伝送に必要な基準電圧Vrefの値は双方とも0.6Vとなる。
- 一方、1.5 V系のLSI1 と1.2 V系のLSI12間は、第1 の実施の形態の信号伝送システムを用いて信号を伝送すればよい。その場合、信号伝送に必要な基準電圧V refの値は双方とも0.675 Vとなる。

図17に示す信号伝送システムは、信号を送信するドライバのオン抵抗と基準電圧Vrefの設定方法が図6に示した従来の信号伝送システムと異なる構成である。

このような構成によれば、電源電圧VDDQが2種類、基準電圧Vrefが2種類となり、従来よりもこれらの電圧の種類を低減できる。また、基準電圧Vrefも容易に生成できる。本実施形態では、DIMM17〜供給する電源電圧VDDQが2種類になるが、1.2V電源のLSIを多用できるので、DIMMの電力やシステムの電力を低減できる。

図18A, Bは、図9に示した第1の実施の形態の信号伝送システムの適用例 を示すブロック図である。

図18Aに示す信号伝送システムは、1.5V系の半導体集積回路装置(LSI)1と1.2V系の半導体集積回路装置(LSI)2とが伝送線路である双方向バス3で直接接続され、さらに、1.5V系の半導体集積回路装置(LSI)1と1.5V系の半導体集積回路装置(LSI)21とが伝送線路である双方向バス22で直接接続された構成である。1.5V系のLSI1と1.5V系のLSI21とは、例えばDIMM17に搭載される。

図18日に示すように、1.5V系のLSI1は、1.5V系のLSI21から信号を受信するレシーバ23、及びCTT終端を形成する抵抗器25a、25bと、1.2V系のLSI2から信号を受信するレシーバ5、及びCTT終端を形成する抵抗器8a、8bとを有する構成である。また、1.5V系のLSI21はドライバ24を有し、1.2V系のLSI2はドライバ6を有する構成である。図18日では、構成を簡単に示すため、1.5V系のLSI1が1.5V系のLSI21及び1.2V系のLSI11から信号を受信する場合の構成のみを示しているが、各LSIはそれぞれ双方向に信号伝送が可能な構成である。

1. 5 V系のLS I 2 1 と LS I 1 1 間は、例えば図 3 に示した従来の信号伝送システムを用いて信号を伝送すればよい。その場合、信号伝送に必要な基準電圧 Vrefの値はそれぞれ 0. 7 5 Vとなる。

一方、1.5V系のLSI1と1.2V系のLSI12間は、第1の実施の形態の信号伝送システムを用いて信号を伝送すればよい。その場合、信号伝送に必

要な基準電圧Vrefの値は双方とも0. 675Vとなる。

このような構成によれば、電源電圧VDDQが2種類、基準電圧Vrefが2種類となり、従来よりもこれらの電圧の種類を低減できる。また、基準電圧Vrefも容易に生成できる。本実施形態では、DIMM17〜供給する電源電圧VDDQが1種類になるため、DIMM基板の層数を減らすことができる。

図19は本発明の信号伝送システムの第2の実施の形態の構成を示すブロック 図である。

図19に示すように、第2の実施の形態の信号伝送システムは、1.5V系の 半導体集積回路装置(LSI)30と1.2V系の半導体集積回路装置(LSI) 31とが伝送線路である双方向バス32で直接接続され、さらに1.2V系の半 導体集積回路装置(LSI)31と1.2V系の半導体集積回路装置(LSI) 51とが伝送線路である双方向バス41で直接接続された構成である。1.5V 系のLSI30と1.2V系のLSI31とは、例えばDIMM50に搭載される。

1. 5 V系のLS I 3 0 は、ドライバ (D) 3 3、レシーバ (R) 3 4、VT T終端を形成する抵抗器 3 7、及びスイッチ 3 8 を有する構成である。 1. 2 V系のLS I 3 1 は、 1. 5 V系のLS I 3 0 と信号を送受信するためのドライバ (D) 3 5、レシーバ (R) 3 6、VTT終端を形成する抵抗器 3 9、及びスイッチ 4 0 と、 1. 2 V系のLS I 5 1 と信号を送受信するためのドライバ (D) 4 2、レシーバ (R) 4 3、VTT終端を形成する抵抗器 4 6、及びスイッチ 4 7 とを有する構成である。また、 1. 2 V系のLS I 5 1 は、ドライバ (D) 4 4、レシーバ (R) 4 5、VTT終端を形成する抵抗器 4 8、及びスイッチ 4 9 を有する構成である。

本実施形態の信号伝送システムでは、1.2V系のLSI31及びLSI51は同一の電源電圧VDDQで動作するLSI間で信号を伝送するため、VTT=0.5V2=0.6Vに設定する。ここで、V2は低VDDQ値、すなわち、ここではV2は1.2Vである。また、1.5V系のLSI30と1.2V系のLSI51間を中継する1.2V系のLSI31には低VDDQ値を供給する。

このような構成において、1.5V系のLSI30から1.2V系のLSI3

1〜信号を送信する場合は、1.2 V系のLSI31のドライバ35の出力をハイインピーダンス(High impedance)状態に設定し、1.5 V系のLSI30のスイッチ38をOFFにする。逆に、1.2 V系のLSI31から1.5 V系のLSI30へ信号を送信する場合は、1.5 V系のLSI30のドライバ33の出力をハイインピーダンス状態に設定し、1.2 V系のLSI31のスイッチ40をOFFにする。そして、1.2 V系のLSI31から1.5 V系のLSI30へ信号を送信するときに参照する基準電圧Vref1と、1.5 V系のLSI30から1.2 V系のLSI31へ信号を送信するときに参照する基準電圧Vref1と、1.5 V系のLSI30から1.2 V系のLSI31へ信号を送信するときに参照する基準電圧Vref2とを一致させる。具体的にはVref1=Vref2=0.5 V2とする。ここで、V2は、2つのLSIに供給する電源電圧VDDQのうち、低い方の電源電圧VDDQ(図19では1.2 V)である。したがって、基準電圧Vref1=Vref2=0.6 Vとなる。

この基準電圧Vrefは、LSIの出力信号のハイレベル及びロウレベルを用いて表すことも可能であり、1. 5V系のLSI30から送信する信号のハイレベルをVOH2、信号のロウレベルをVOL2としたとき、基準電圧Vref2は0. 5(VOH2+VOL2)であり、1. 2V系のLSI31から送信する信号のハイレベルをVOH1、信号のロウレベルをVOL1としたとき、基準電圧Vref1は0. 5(VOH1+VOL1)である。なお、1. 2V系のLSI31とLSI51間は、例えば図7(b)に示した従来の信号伝送システムの構成を用いて信号伝送を行えばよい。その場合、信号伝送に必要な基準電圧Vrefの値は双方とも0. 6Vとなる。このように基準電圧Vrefを設定することで、電源電圧VDDQは2種類、終端電圧VTTは1種類、基準電圧Vrefは1種類で済み、基準電圧Vrefも容易に生成できる。

本実施形態では、DIMM50〜供給する電源電圧VDDQが2種類になるが、 1. 2V電源のLSIを多用できるので、DIMMの電力やシステムの電力を低減できる。

図20は、本発明の信号伝送システムの第4実施例の構成を示す回路図である。 なお、図20はSingle-ended信号を送受信する、第2の実施の形態の信号伝送 システムの具体例である。図20は1.5V系のLSI30と1.2V系のLS I31間の回路のみ示している。第4実施例は、図19に示した3つのLSI間で信号を伝送する例だけでなく、図20に示すように異なる電源電圧で動作する2つのLSI間で信号を伝送する場合にも有効である。なお、図20(a)は1.5V系のLSI30から1.2V系のLSI31から1.5V系のLSI30 体信号を送信する場合の等価回路を示し、図20(b)は1.2V系のLSI31から1.5V系のLSI30へ信号を送信する場合の等価回路を示している。

また、図20では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器37、39の値に含めて記載している。また、信号を送信するDriverはPush-pull接続されたpMOSトランジスタ及びnMOSトランジスタで構成され、伝送線路である双方向バス32の特性インピーダンスZ0は40Ωである。信号を受信するReceiverはVTT終端されている。

第4実施例の信号伝送システムは、1.5 V系のLSI30から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器39の値を双方向バス32の特性インピーダンスZ0と同じ40 Ω に設定する。この場合、終端抵抗と双方向バス32とがインピーダンス整合する。

また、ドライバを構成するnMOSトランジスタ33bのオン抵抗を双方向バス32の特性インピーダンス以下の値、例えば 20Ω に設定し、pMOSトランジスタ33aのオン抵抗を 50Ω に設定する。このようにすると、VOH2=1.00V、VOL2=0.20Vとなり、基準電圧Vref2=0.60Vとなる。この場合、基準電圧Vref2=0.60Vとなる。また、基準電圧Vref2=0.60Vとなるに表する信号振幅値 Δ は0.40Vとなるため、信号振幅値を充分に確保できる。

なお、本実施例では、pMOSトランジスタ33aのオン抵抗が双方向バス32の特性インピーダンスZ0よりも大きくなっているが、これらの値を調整することで信号の振幅を変えることが可能であり、信号振幅をより大きくしたい場合は、その他の値の組合せでもよい。例えば、pMOSトランジスタ33aのオン抵抗= 35Ω 、nMOSトランジスタ33bのオン抵抗= 10Ω にすると、VO

H2=1.08V、VOL2=0.12Vとなり、基準電圧Vref2=0.6 0Vとなる。

一方、1.2 V系のLSI31から信号を送信する場合、信号受信側のVTT 終端を形成する抵抗器37の値を双方向バス32の特性インピーダンス20と同 じ40 Qに設定する。この場合、終端抵抗と双方向バス32とがインピーダンス 整合する。

なお、本実施例では、pMOSトランジスタ33aのオン抵抗が双方向バス32の特性インピーダンスZ0よりも大きくなっているが、これらの値を調整することで信号の振幅を変えることが可能であり、信号振幅をより大きくしたい場合は、その他の値の組合せでもよい。例えば、pMOSトランジスタ33aのオン抵抗を 35Ω 、nMOSトランジスタ33bのオン抵抗を 10Ω にすると、VOH2=1.08V、VOL2=0.12Vとなり、基準電圧Vref2は0.60Vとなる。

また、双方向バス32上を流れる信号のリターン電流の経路を、1.5V系のLSI30と1.2V系のLSI31とに共通なグランドプレーンとする。この場合、プリント基板の設計が容易になる。なお、電源電圧VDDQをリターン電流の経路にすると、1.5V電源と1.2V電源とをそれぞれリターン電流の経路として用いる必要があるため、配線の引き回しが困難になる問題やプリント基板の層数が増加する問題が発生する。したがって、双方向バス32を流れる信号のリターン電流の経路はグランドプレーンであることが好ましい。

このように、伝送線路の特性インピーダンスZOに対して、各終端抵抗の値、各ドライバのオン抵抗の値を設定することで、良好なSignal integrityで信号を伝送できる。また、電源電圧VDDQは2種類、終端電圧VTTは1種類、基準

電圧Vrefは1種類で済む。さらに、基準電圧Vrefを0.5V2に設定しているので、基準電圧Vrefを容易に生成できる。したがって、システムのコストを低減できる。また、基準電圧Vrefの値が電源電圧VDDQの1/2の値から大きくずれていないので、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に充分な電圧が印加され、pMOSトランジスタ及びnMOSトランジスタが効率的に動作する。さらに、入出力容量も低減できるため、高速動作が要求される回路に用いることができる。

図21に図20に示した第4実施例の信号伝送システムを一般化した回路を示す。

図21 (a) は電源電圧VDDQ=V1系のLSI30から電源電圧VDDQ=V2系のLSI31へ信号を送信する場合の等価回路を示し、図21 (b) は V2系のLSI31からV1系のLSI30へ信号を送信する場合の等価回路を示している。なお、図21では、V1>V2である。また、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に 設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は終端抵抗を形成する各抵抗器の値に含めて記載している。

また、信号を送信するドライバはPush-pull接続されたpMOSトランジスタ及びnMOSトランジスタで構成され、伝送線路である双方向バス32の特性インピーダンスは20である。信号を受信するReceiverはVTT終端されている。

まず、V1系のLSI30から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器39の値を双方向バス32の特性インピーダンスZ0と同じ値に設定する。この場合、終端抵抗と双方向バス32とがインピーダンス整合する。

また、ドライバを構成するnMOSトランジスタ33bのオン抵抗を双方向バス32の特性インピーダンス以下の値、例えば $R\Omega$ に設定し、pMOSトランジスタ33aのオン抵抗を、基準電圧Vref2=0.5V2となるように $R1\Omega$ に設定する。このとき、R1は、

R1=2V1 (R+Z0) /V2- (2Z0+R)

となる。

また、伝送信号のハイレベルVOH2、ロウレベルVOL2は、

VOH2=(V2 · Z0+0. 5V2 · R)/(R+Z0) VOL2=0. 5V2 · R/(R+Z0)

である。

一方、V2系のLSI31から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器37の値を双方向バス32の特性インピーダンスZ0と同じ値に設定する。この場合、終端抵抗と双方向バス32とがインピーダンス整合する。

Vref1=0.5V2

となる。

また、伝送信号のハイレベルVOH1、ロウレベルVOL1は、

 $VOH1=(V2 \cdot Z0+0.5V2 \cdot R2)/(R2+Z0)$

 $VOL1=0.5V2 \cdot R2/(R2+Z0)$

である。

このように、伝送線路の特性インピーダンスZOに対して、各終端抵抗の値、各ドライバのオン抵抗の値を設定することで、良好なSignal integrity で信号を伝送できる。また、電源電圧VDDQは2種類、終端電圧VTTは1種類、基準電圧Vrefは1種類で済む。さらに、基準電圧Vrefを0.5V2に設定しているので、基準電圧Vrefを容易に生成できる。したがって、システムのコストを低減できる。また、基準電圧Vrefの値が電源電圧VDDQの1/2の値から大きくずれていないので、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に充分な電位が印加され、pMOSトランジスタ及びnMOSトランジスタが効率的に動作する。さらに、入出力容量も低減できるため、高速動作が要求される回路に用いることができる。

図22は本発明の信号伝送システムの第5実施例の構成を示す回路図である。

図22は1.5V系のLSI55と1.2V系のLSI56間でSingle-ended 信号を伝送する回路例である。なお、図22(a)は1.5V系のLSI55から1.2V系のLSI56へ信号を送信する場合の等価回路を示し、図22(b)

は1. 2V系のLSI56から1. 5V系のLSI55へ信号を送信する場合の 等価回路を示している。

また、図22では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、 信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、 ON状態にあるスイッチの抵抗値は抵抗器60a、60b、62a、62bの値 に含めて記載している。

第5実施例の信号伝送システムは、1.5 V系のLSI55から信号を送信する場合、ドライバを構成するpMOSトランジスタ59aのオン抵抗及びnMOSトランジスタ59bのオン抵抗を双方向バス57の特性インピーダンスと同じ40Ωに設定する。この場合、ドライバのオン抵抗と双方向バス57とがインピーダンス整合する。

また、信号受信側のCTT終端を形成する抵抗器 60a の値を双方向バス 57 の 220以上の値、例えば 120 Ω に設定し、抵抗器 60b の値を 97.78 Ω に設定する。このようにすると、VOH2=1.09 V VOL2=0.23 V となり、基準電圧Vref2=0.66 V となる。この場合、基準電圧Vref2=0.66 V となる。この場合、基準電圧Vref2=0.66 V となるため、信号振幅値を充分に確保できる。

一方、1.2 V系のLSI56から信号を送信する場合、ドライバを構成する pMOSトランジスタ61aのオン抵抗及びnMOSトランジスタ61bのオン抵抗を双方向バス57の特性インピーダンスと同じ40Ωに設定する。この場合、ドライバのオン抵抗と双方向バス57とがインピーダンス整合する。

また、信号受信側のCTT終端を形成する抵抗器 62b の値を双方向バス 57 の 220 以上の値、例えば 120 Ω に設定し、抵抗器 62a の値も 120 Ω に設定する。このようにすると、VOH2=1.02 VOL2=0.30 V となる。また、基準電圧Vref1=0.66 V となり、基準電圧Vref2 Vref2

また、双方向バス57上を流れる信号のリターン電流の経路を、1.5V系のLSI55と1.2V系のLSI56とに共通なグランドプレーンとする。このような構成では、プリント基板の設計が容易になる。なお、電源電圧VDDQをリターン電流の経路とする場合、1.5V電源と1.2V電源とをそれぞれリターン電流の経路として用いる必要があるため、配線の引き回しが困難になる問題やプリント基板の層数が増加する問題が発生する。したがって、双方向バス57を流れる信号のリターン電流の経路はグランドプレーンであることが好ましい。このことは以下の例でも同様であるので、以下省略する。

このように、伝送線路の特性インピーダンス Z O に対して、各終端抵抗の値、各ドライバのオン抵抗の値を設定することで、良好な Signal integrity で信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは1種類で済む。本実施例では、基準電圧発生回路が少々複雑な構成になるが、伝送信号の最小振幅を図13に示した第2実施例よりも若干大きく取れる。また、基準電圧Vrefの値が電源電圧VDDQの1/2の値から大きくずれていないので、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に充分な電位が印加され、pMOSトランジスタ及びnMOSトランジスタが効率的に動作する。さらに、入出力容量も低減できるため、高速動作が要求される回路に用いることができる。

図23に図22に示した第5実施例の信号伝送システムを一般化した回路を示す。

図23(a)は電源電圧VDDQ=V1系のLSI55から電源電圧VDDQ=V2系のLSI56へ信号を送信する場合の等価回路を示し、図23(b)はV2系のLSI56からV1系のLSI55へ信号を送信する場合の等価回路を示している。なお、図23では、V1>V2である。また、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は終端抵抗を形成する各抵抗器の値に含めて記載している。

また、信号を送信するドライバはPush-pull接続されたpMOSトランジスタ 及びnMOSトランジスタで構成され、伝送線路である双方向バス57の特性イ ンピーダンスはZ0である。信号を受信するReceiverはCTT終端されている。

まず、V1系のLSI55から信号を送信する場合、ドライバを構成するpMOSトランジスタ59aのオン抵抗及びnMOSトランジスタ59bのオン抵抗を双方向バス57の特性インピーダンスと同じZ0に設定する。この場合、ドライバのオン抵抗と双方向バス57とがインピーダンス整合する。

また、信号受信側のCTT終端を形成する抵抗器 60a の値を双方向バス 57 の 220以上の値、ここでは $R\Omega$ に設定し、抵抗器 60b の値を $R1\Omega$ に設定する。

ここで、R1は、以下の式を満たす。

R1=2R · Z0 (V1 · Z0+0. 5V2 · R) / (V2 · R · Z0+R · R · V1+4Z0 · Z0 · V2-R · R · V2-2Z0 · Z0 · V1)

このようにすると、

 $VOH2 = (R \cdot R1 \cdot V1 + R1 \cdot Z0 \cdot V2) / (R \cdot R1 + R1 \cdot Z0 + R \cdot Z0)$

 $VOL2=R1 \cdot ZO \cdot V2/(R \cdot R1+R \cdot ZO+R1 \cdot ZO)$

となり、

 $Vref2=(0.5V1 \cdot Z0+0.25V2 \cdot R)/(Z0+0.5R)$

となる。

一方、V2系のLSI56から信号を送信する場合、ドライバを構成するpMOSトランジスタ61aのオン抵抗及びnMOSトランジスタ61bのオン抵抗を双方向バス57の特性インピーダンスと同じZ0に設定する。この場合、ドライバのオン抵抗と双方向バス57とがインピーダンス整合する。

また、信号受信側のCTT終端を形成する抵抗器 62b の値を双方向バス 57 の 220 以上の値、ここでは R Ω に設定し、抵抗器 62a の値も R Ω に設定する。 このようにすると、

 $VOH_1=(0.5V1 \cdot Z0+0.5V2 \cdot R)/(Z0+0.5R)$

 $VOL1=0.5V1 \cdot ZO/(ZO+0.5R)$

となり、

Vref1=(0.5V1・Z0+0.25V2・R)/(Z0+0.5R) となる。この値はVref2と同一である。

このように、伝送線路の特性インピーダンス Z O に対して、各終端抵抗の値、各ドライバのオン抵抗の値を設定することで、良好な Signal integrity で信号を伝送できる。また、電源電圧 V D D Q は 2 種類、基準電圧 V r e f は 1 種類で済む。本実施例では、基準電圧発生回路が少々複雑な構成になるが、伝送信号の最小振幅を図 1 4 の例よりも若干大きく取れる。また、基準電圧 V r e f の値が電源電圧 V D D Q の 1 / 2 の値から大きくずれていないので、各ドライバの p M O S トランジスタ及び n M O S トランジスタ及び n M O S トランジスタのドレインーソース間に充分な電位が印加され、p M O S トランジスタ及び n M O S トランジスタが効率的に動作する。さらに、入出力容量も低減できるため、高速動作が要求される回路に用いることができる。

図24は本発明の信号伝送システムの第6実施例の構成を示す回路図である。 図24は1.5V系のLSI55と1.2V系のLSI56間でSingle-ended 信号を伝送する回路例である。図24(a)は1.5V系のLSI55から1. 2V系のLSI56から1.5V系のLSI55か信号を送信する場合の等価回路を示し、図24(b)は1. 2V系のLSI56から1.5V系のLSI55か信号を送信する場合の等価回路を示している。

また、図24では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、 信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、 ON状態にあるスイッチの抵抗値は抵抗器60a、60b、62a、62bの値 に含めて記載している。

第6実施例の信号伝送システムでは、1.5 V系のLSI55から信号を送信する場合、ドライバを構成するpMOSトランジスタ59aのオン抵抗及びnMOSトランジスタ59bのオン抵抗を双方向バス57の特性インピーダンスと同

じ40Ωに設定する。この場合、ドライバのオン抵抗と双方向バス57とがインピーダンス整合する。

また、信号受信側のCTT終端を形成する抵抗器 60a の値及び抵抗器 60b の値をそれぞれ双方向バス 570220以上の値、例えば 120Ω に設定する。このようにすると、VOH2=1.14V、VOL2=0.24Vとなり、基準電圧Vref2=0.69Vとなる。この場合、基準電圧Vref2=0.69Vとなるため、信号振幅値を充分に確保できる。

一方、1.2 V系のLSI56から信号を送信する場合、ドライバを構成する pMOSトランジスタ61aのオン抵抗及びnMOSトランジスタ61bのオン抵抗を双方向バス57の特性インピーダンスと同じ40Ωに設定する。この場合、ドライバのオン抵抗と双方向バス57とがインピーダンス整合する。

また、信号受信側のCTT終端を形成する抵抗器 62bの値を双方向バス 57の 220以上の値、例えば 120 Ω に設定し、抵抗器 62a の値を 101.25 Ω に設定する。このようにすると、VOH1=1.037V、VOL1=0.343Vとなる。また、基準電圧Vref1=0.69Vとなり、基準電圧Vref2に一致する。この場合、基準電圧Vref3に対する信号振幅値 Δ は 0.347Vとなるため、信号振幅値を充分に確保できる。

このように、伝送線路の特性インピーダンスZOに対して、各終端抵抗の値、各ドライバのオン抵抗の値を設定することで、良好なSignal integrityで信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは1種類で済む。本実施例では、基準電圧発生回路が少々複雑な構成になるが、基準電圧Vrefの値を若干高めに設定できるので、nMOSトランジスタで受ける入力回路の設計が容易になる可能性がある。また、基準電圧Vrefの値が電源電圧VDDQの1/2の値から大きくずれていないので、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に充分な電位が印加され、pMOSトランジスタ及びnMOSトランジスタが効率的に動作する。さらに、入出力容量も低減できるため、高速動作が要求される回路に用いることができる。なお、第6実施例は、CTT終端され、オン抵抗が伝送線路の特性インピーダンスZOに等しいPush-pull構成のドライバを有する点で第2実施例(図13)、

及び第5実施例(図22)と同じ構成であるため、終端抵抗の値を可変できるようにしておけば、これらの実施例も実現できる。

図25は本発明の信号伝送システムの第7実施例の構成を示す回路図である。

図25は1.5V系のLSI55と1.2V系のLSI56間でSingle-ended 信号を伝送する回路例である。図25(a)は1.5V系のLSI55から1.2V系のLSI56へ信号を送信する場合の等価回路を示し、図25(b)は1.2V系のLSI56から1.5V系のLSI55へ信号を送信する場合の等価回路を示している。

また、図25では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、 信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、 ON状態にあるスイッチの抵抗値は抵抗器66a、66b、68a、68bの値 に含めて記載している。

第7実施例の信号伝送システムでは、1.5V系のLSI55から信号を送信する場合、信号受信側のCTT終端を形成する抵抗器66aの値及び抵抗器R66bの値を、それぞれ双方向バス57の220に等しい80Qに設定する。終端抵抗の値は、抵抗器66aと66bの並列値に等しいため、終端抵抗と双方向バス57とがインピーダンス整合する。

また、ドライバを構成するnMOSトランジスタ65bのオン抵抗を双方向バス57の特性インピーダンス20以下の値、例えば 20Ω に設定し、pMOSトランジスタ65aのオン抵抗を 32Ω に設定する。このようにすると、VOH2=1.10V、VOL2=0.20Vとなり、基準電圧Vref2=0.65Vとなる。この場合、基準電圧Vref2=0.65Vとなる。この場合、基準電圧Vref2=0.65Vとなるため、信号振幅値を充分に確保できる。

一方、1.2V系のLSI56から信号を送信する場合、信号受信側のCTT 終端を形成する抵抗器68aの値及び抵抗器R68bの値をそれぞれ双方向バス 57の2Z0に等しい80Ωに設定する。終端抵抗の値は、抵抗器68aと68bの並列値に等しいため、終端抵抗と双方向バス57とがインピーダンス整合する。

また、ドライバを構成するnMOSトランジスタ67bのオン抵抗及びpMOSトランジスタ67aのオン抵抗を、それぞれ双方向バス57の特性インピーダンスZ0以下の値、例えば 20Ω に設定する。このようにすると、VOH1=1.05V、VOL1=0.25Vとなる。また、基準電圧Vref1=0.65Vとなり、基準電圧Vref2に対する信号振幅値 Δ は0.40Vとなるため、信号振幅値を充分に確保できる。

このように、伝送線路の特性インピーダンスZOに対して、各終端抵抗の値、各ドライバのオン抵抗の値を設定することで、良好なSignal integrity で信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは1種類で済む。本実施例では、基準電圧発生回路が少々複雑な構成になるが、伝送信号の最小振幅を図10の例よりも大きく取れる。また、基準電圧Vrefの値が電源電圧VDDQの1/2の値から大きくずれていないので、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に充分な電位が印加され、pMOSトランジスタ及びnMOSトランジスタが効率的に動作する。さらに、入出力容量も低減できるため、高速動作が要求される回路に用いることができる。

図26に図25に示した第7実施例の信号伝送システムを一般化した回路を示す。

図26 (a) は電源電圧VDDQ=V1系のLSI55から電源電圧VDDQ=V2系のLSI56へ信号を送信する場合の等価回路を示し、図26 (b) はV2系のLSI56からV1系のLSI55へ信号を送信する場合の等価回路を示している。なお、図26では、V1>V2である。また、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は終端抵抗を形成する各抵抗器の値に含めて記載している。

また、信号を送信するドライバはPush-pull接続されたpMOSトランジスタ

及びnMOSトランジスタで構成され、伝送線路である双方向バス57の特性インピーダンスはZ0である。信号を受信するReceiverはCTT終端されている。

まず、1.5 V系のLSI55から信号を送信する場合、信号受信側のCTT 終端を形成する抵抗器66aの値及び抵抗器R66bの値をそれぞれ2Z0に設定する。終端抵抗の値は、抵抗器66aと66bの並列値に等しいため、終端抵抗と双方向バス57とがインピーダンス整合する。

また、ドライバを構成するnMOSトランジスタ65bのオン抵抗を双方向バス57の特性インピーダンス20以下の値、ここでは $R\Omega$ に設定し、pMOSトランジスタ65aのオン抵抗を $R1\Omega$ に設定する。

このとき、R1は、

R1=(V1・Z0・Z0-V2・Z0・Z0+0.5V2・Z0・R)/(V1・R+0.5V2・Z0-V2・R)となる。

このようにすると、

 $VOH2=(0.5V2 \cdot R1+V1 \cdot Z0)/(R1+Z0)$

 $VOL2=0.5V2 \cdot R/(R+Z0)$

となり、

 $Vref2=(V1 \cdot R+Z0 \cdot V2)/2(Z0+R)$

となる。

一方、1.2 V系のLSI56から信号を送信する場合、信号受信側のCTT 終端を形成する抵抗器68aの値及び抵抗器R68bの値をそれぞれ2Z0に設 定する。終端抵抗の値は、抵抗器68aと68bの並列値に等しいため、終端抵 抗と双方向バス57とがインピーダンス整合する。

また、ドライバを構成するnMOSトランジスタ67bのオン抵抗及 $\vec{U}pMOS$ トランジスタ67aのオン抵抗を、それぞれ双方向バス57の特性インピーダンス20以下の値、ここでは $R\Omega$ に設定する。このようにすると、

 $VOH1=(0.5V1 \cdot R+V2 \cdot Z0)/(R+Z0)$

 $VOL1 = (V1 \cdot R + Z0 \cdot V2) / 2 (R + Z0)$

となり、

Vref1=(V1・R+Z0・V2)/2(Z0+R)となり、Vref2と一致している。

このように、伝送線路の特性インピーダンス 20に対して、各終端抵抗の値、各ドライバのオン抵抗の値を設定することで、良好な Signal integrity で信号を伝送できる。また、電源電圧 VDDQは 2種類、基準電圧 Vrefは1種類で済む。本実施例では、基準電圧発生回路が少々複雑な構成になるが、伝送信号の最小振幅を図 12の例よりも大きく取れる。また、基準電圧 Vrefの値が電源電圧 VDDQの1/2の値から大きくずれていないので、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に充分な電位が印加され、pMOSトランジスタ及びnMOSトランジスタが効率的に動作する。さらに、入出力容量も低減できるため、高速動作が要求される回路に用いることができる。

図25では基準電圧Vrefの値を0.65Vに統一した例を示しが、ドライバのオン抵抗を調整することで、例えば、<math>0.7Vに統一することも可能である。

なお、第7実施例は、終端抵抗の値が伝送線路の特性インピーダンスに等しい CTT終端され、Push-pull 構成のドライバを有すると点で第1実施例(図10) と同じ構成であるため、ドライバのオン抵抗の値を可変できるようにしておけば、 第1実施例も実現できる。

上記各実施例では、ドライバのオン抵抗を伝送線路の特性インピーダンスに一致させた構成、あるいは終端抵抗の値を伝送線路の特性インピーダンスに一致させた構成を示したが、両者の組合せも可能である。すなわち、1.5 V系のLS I から送信するときはドライバのオン抵抗を伝送線路の特性インピーダンスに一致させ、1.2 V系のLS I から送信する時は終端抵抗の値を伝送線路の特性インピーダンスに一致させ、1.2 V系のLS I から送信する時は終端抵抗の値を伝送線路の特性インピーダンスに一致させることも可能であり、それと逆の構成も可能である。さらに、基準電圧Vrefの値を各LSIで一致させてもよい。

図27は本発明の信号伝送システムの第8実施例の構成を示す回路図である。

図27は1.5V系のLSI70と1.2V系のLSI71間でSingle-ended 信号を伝送する回路例である。図27(a)は1.5V系のLSI70から1.2V系のLSI71へ信号を送信する場合の等価回路を示し、図27(b)は1.2V系のLSI71から1.5V系のLSI70へ信号を送信する場合の等価回路を示している。

また、図27では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、 信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、 ON状態にあるスイッチの抵抗値は抵抗器74、76の値に含めて記載している。

1. 5 V系のLSI 7 0 からの送信時に用いられるVTTには、受信側の1. 2 V系のLSI 7 1 の電源電圧VDDQ(1. 2 V)の1/2である0. 6 Vが供給される。また、1. 2 V系のLSI 7 1 からの送信時に用いられるVTTには、受信側の1. 5 V系のLSI 7 0 の電源電圧VDDQ(1. 5 V)の1/2 である0. 7 5 Vが供給される。

第8実施例の信号伝送システムでは、1.5 V系のLSI70から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器74の値を双方向バス72 の特性インピーダンスの値と同じ40Ωに設定する。したがって、終端抵抗と双方向バス72とがインピーダンス整合する。

また、ドライバを構成するnMOSトランジスタ73bのオン抵抗を双方向バス720特性インピーダンスZ0以下の値、例えば 20Ω に設定し、pMOSトランジスタ73aのオン抵抗を 25.45Ω に設定する。このようにすると、VOH2=1.15V、VOL2=0.20Vとなり、基準電圧Vref2=0.675Vとなる。この場合、基準電圧Vref2=0.675Vとなるため、信号振幅値を充分に確保できる。

あるいは、ドライバを構成するnMOSトランジスタ73bのオン抵抗を双方向バス72の特性インピーダンスZ0以下の値、例えば 40Ω に設定し、pMOSトランジスタ73aのオン抵抗も 40Ω に設定する。このようにすると、VOH2=1.05V、VOL2=0.30Vとなり、基準電圧Vref2=0.675Vとなる。この場合、基準電圧Vref2=0.675Vとなるため、信号振幅値を充分に確保できる。

一方、1.2 V系のLSI71から信号を送信する場合、信号受信側のVTT

終端を形成する抵抗器 7 6 の値を双方向バス 7 2 の特性インピーダンスの値と同じ 4 0 Ωに設定する。 したがって、終端抵と双方向バス 7 2 とがインピーダンス整合する。

また、ドライバを構成するpMOSトランジスタ75aのオン抵抗を双方向バス72の特性インピーダンスZ0以下の値、例えば20Ωに設定し、nMOSトランジスタ75bのオン抵抗を 26.67Ω に設定する。このようにすると、VOH1=1.05V、VOL1=0.30Vとなる。また、基準電圧Vref1=0.675Vとなり、基準電圧Vref2の値に一致している。この場合、基準電圧Vref11に対する信号振幅値 Δ は0.375Vとなるため、信号振幅値を充分に確保できる。

あるいは、ドライバを構成する pMOSトランジスタ75aのオン抵抗を双方向バス72の特性インピーダンスZ0以下の値、例えば40 Ω に設定し、nMOSトランジスタ75 θ のオン抵抗を40 θ に設定する。このようにすると、VOH1=0.975V、VOL1=0.375Vとなる。また、基準電圧Vref1=0.675Vとなり、基準電圧Vref2の値に一致している。この場合、基準電圧Vref1に対する信号振幅値 θ は0.30Vとなるため、信号振幅値を充分に確保できる。

このように、伝送線路の特性インピーダンスZOに対して、各終端抵抗の値、各ドライバのオン抵抗の値を設定することで、良好なSignal integrityで信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは1種類で済む。さらに、本実施例では基準電圧Vrefのの25(V1+V2)となるように設定するので基準電圧Vrefの生成が容易である。すなわち、システムコストを低減できる。なお、本実施例では終端電圧VTTが2種類必要であるが、終端電圧VTTはドライバがハイインピーダンス状態のときは電力が消費されない。また、基準電圧Vrefの値が電源電圧VDDQの1/2の値から大きくずれていないので、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に充分な電位が印加され、pMOSトランジスタ及びnMOSトランジスタが効率的に動作する。さらに、入出力容量も低減できるため、高速動作が要求される回路に用いることができる。

図28に図27に示した第8実施例の信号伝送システムを一般化した回路を示す。

図28(a)は電源電圧VDDQ=V1系のLSI70から電源電圧VDDQ=V2系のLSI71へ信号を送信する場合の等価回路を示し、図28(b)はV2系のLSI71からV1系のLSI70へ信号を送信する場合の等価回路を示している。なお、図28では、V1>V2である。また、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は終端抵抗を形成する各抵抗器の値に含めて記載している。

また、信号を送信するドライバはPush-pull接続されたpMOSトランジスタ及びnMOSトランジスタで構成され、伝送線路である双方向バス72の特性インピーダンスは20である。信号を受信するReceiverはVTT終端されている。V1系のLSI70からの送信時に用いられるVTTには、受信側のV2系のLSI71の電源電圧VDDQ(V2)の1/2である0.5V2が供給される。また、V2系のLSI71からの送信時に用いられるVTTには、受信側のV1系のLSI70の電源電圧VDDQ(V1)の1/2である0.5V1が供給される。

まず、V1系のLSI70から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器74の値を双方向バス72の特性インピーダンスの値と同じZ0に設定する。したがって、終端抵抗と双方向バス72とがインピーダンス整合する。

また、ドライバを構成するnMOSトランジスタ73bのオン抵抗を双方向バス72の特性インピーダンスZ0以下の値、ここでは $R\Omega$ に設定し、Vref=0.25(V1+V2)となるようにpMOSトランジスタ73aのオン抵抗を $R1\Omega$ に設定する。このとき、R1は、

R1=Z0(V2・Z0-Vi・R-V1・Z0)/(V2・R-V1・Z0-Vi・R) となる。

また、伝送信号のハイレベルVOH2、ロウレベルVOL2は、 VOH2=(V1-0.5V2)Z0/(R1+Z0) + 0.5V2 $VOL2=0.5V2 \cdot R/(Z0+R)$

である。

あるいは、ドライバを構成するnMOSトランジスタ73bのオン抵抗を双方向バス72の特性インピーダンスと同じZ0に設定し、Vref=0.25(V1+V2)となるようにpMOSトランジスタ73aのオン抵抗をZ0に設定する。このとき、伝送信号のハイレベルVOH2、ロウレベルVOL2は、

VOH2=0. 5V1+0. 25V2

VOL2=0. 25V2

である。

一方、V2系のLSI71から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器76の値を双方向バス72の特性インピーダンスの値と同じZ0に設定する。したがって、終端抵抗と双方向バス72とがインピーダンス整合する。

また、ドライバを構成する pMOSトランジスタ75 a のオン抵抗を双方向バス72の特性インピーダンスZ0以下の値、ここではR3 Ω に設定し、Vref = 0.25 (V1+V2) となるようにnMOSトランジスタ75bのオン抵抗をR2 Ω に設定する。このとき、R2は、

R2=Z0(V1・Z0+V2・R3-V2・Z0)/(V1・R3+V2・Z0-V2・R3) となる。

また、伝送信号のハイレベルVOH1、ロウレベルVOL1は、

VOH1=(V2-0.5V1)ZO/(R3+Z0) + 0.5V1

 $VOL1=0.5V1 \cdot R2/(Z0+R2)$

である。

あるいは、ドライバを構成するpMOSトランジスタ 75aのオン抵抗を双方向バス 72の特性インピーダンスと同じZ0に設定し、Vref=0.25(Vref=0.25)となるようにpmos pmos pmo

VOH1=0, 25V1+0, 5V2

VOL1=0, 25V1

である。

このように、伝送線路の特性インピーダンス Z O に対して、各終端抵抗の値、各ドライバのオン抵抗の値を設定することで、良好な Signal integrity で信号を伝送できる。また、電源電圧 V D D Q は 2 種類、基準電圧 V r e f は 1 種類で済む。さらに、基準電圧 V r e f の生成が容易である。すなわち、システムコストを低減できる。なお、本実施例では終端電圧 V T Tが 2 種類必要であるが、終端電圧 V T T はドライバがハイインピーダンス状態のときは電力が消費されない。また、基準電圧 V r e f の値が電源電圧 V D D Q の 1 / 2 の値から大きくずれていないので、各ドライバの p M O S トランジスタ及び n M O S トランジスタのドレインーソース間に充分な電位が印加され、p M O S トランジスタ及び n M O S トランジスタの が 効率的に動作する。 さらに、入出力容量も低減できるため、高速動作が要求される回路に用いることができる。

図29は本発明の信号伝送システムの第9実施例の構成を示す回路図である。 図29は1.5V系のLSI70と1.2V系のLSI71間でSingle-ended 信号を伝送する回路例である。図29(a)は1.5V系のLSI70から1. 2V系のLSI71へ信号を送信する場合の等価回路を示し、図29(b)は1. 2V系のLSI71から1.5V系のLSI70へ信号を送信する場合の等価回路を示している。

また、図29では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器74、76の値に含めて記載している。また、信号を送信するDriverはPush-pull接続されたpMOSトランジスタ及びnMOSトランジスタで構成され、伝送線路である双方向バス72の特性インピーダンス20は40Qである。信号を受信するReceiverはVTT終端されている。さらに、1.5V系のLSI70からの送信時に用いられるVTTには、受信側の1.2V系のLSI71の電源電圧VDDQ(1.2V)の1/2である0.6Vが供給される。また、1.2V系のLSI71からの送信時に用いられるVTTには、受信側の1.5V系のLSI70の電源電圧VDDQ(1.5V)

の1/2である0. 75Vが供給される。

第9実施例の信号伝送システムでは、1.5 V系のLSI70から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器74の値を双方向バス72 の特性インピーダンスの値と同じ40 Ω に設定する。したがって、終端抵抗と双方向バス72とがインピーダンス整合する。

また、ドライバを構成するnMOSトランジスタ73bのオン抵抗を双方向バス72の特性インピーダンス20以下の値、例えば 20Ω に設定し、pMOSトランジスタ73aのオン抵抗を 110Ω に設定する。このようにすると、VOH2=0.95V、VOL2=0.25Vとなり、基準電圧<math>Vref2=0.6Vとなる。この場合、基準電圧Vref2=0.6Vとなる。この場合、基準電圧Vref2=0.6Vとなるため、信号振幅値を充分に確保できる。

一方、1.2V系のLSI71から信号を送信する場合、信号受信側のVTT 終端を形成する抵抗器76の値を双方向バス72の特性インピーダンスの値と同 じ40 Ω に設定する。したがって、終端抵抗と双方向バス72とがインピーダン ス整合する。

また、ドライバを構成する p MOSトランジスタ75aのオン抵抗を双方向バス72の特性インピーダンスZ0以下の値、例えば20 Ω に設定し、n MOSトランジスタ75bのオン抵抗も20 Ω に設定する。このようにすると、VOH1=1.00V、VOL1=0.20Vとなる。また、基準電圧Vref1=0.6Vとなり、基準電圧Vref2の値に一致する。この場合、基準電圧Vref31に対する信号振幅値 Δ は0.4Vとなるため、信号振幅値を充分に確保できる。

このように、伝送線路の特性インピーダンス Z O に対して、各終端抵抗の値、各ドライバのオン抵抗の値を設定することで、良好な Signal integrity で信号を伝送できる。また、電源電圧 V D D Q は 2 種類、基準電圧 V r e f は 1 種類で済む。さらに、本実施例では基準電圧 V r e f = 0. 5 V 2 となるように設定するので基準電圧 V r e f の生成が容易である。すなわち、システムコストを低減できる。終端電圧 V T T は 2 種類必要であるが、終端電圧 V T T は ドライバがハイインピーダンス状態のときは電力が消費されない。また、基準電圧 V r e f の値が電源電圧 V D D Q の 1 / 2 の値から大きくずれていないので、各ドライバの p

MOSトランジスタ及びnMOSトランジスタのドレインーソース間に充分な電位が印加され、pMOSトランジスタ及びnMOSトランジスタが効率的に動作する。さらに、入出力容量も低減できるため、高速動作が要求される回路に用いることができる。

図30は本発明の信号伝送システムの第10実施例の構成を示す回路図である。 図30は1.5V系のLSI70と1.2V系のLSI71間でSingle-ended 信号を伝送する回路例である。図30(a)は1.5V系のLSI70から1. 2V系のLSI71へ信号を送信する場合の等価回路を示し、図30(b)は1. 2V系のLSI71から1.5V系のLSI70へ信号を送信する場合の等価回路を示している。

また、図30では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、 信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、 ON状態にあるスイッチの抵抗値は抵抗器74、76の値に含めて記載している。

第10実施例の信号伝送システムでは、1.5V系のLSI70から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器74の値を双方向バス72の特性インピーダンスの値と同じ40Qに設定する。したがって、終端抵抗と双方向バス72とがインピーダンス整合する。

また、ドライバを構成するnMOSトランジスタ73bのオン抵抗を双方向バス72の特性インピーダンスZ0以下の値、例えば 20Ω に設定し、pMOSトランジスタ73aのオン抵抗を 60Ω に設定する。このようにすると、VOH2=1.05V、VOL2=0.25Vとなり、基準電圧Vref2=0.65Vとなる。この場合、基準電圧Vref2=0.65Vとなる。この場合、基準電圧Vref2=0.65Vとなる。

一方、1. 2 V系のLSI71から信号を送信する場合、信号受信側のVTT 終端を形成する抵抗器76の値を双方向バス72の特性インピーダンスの値と同じ40 Ω に設定する。したがって、終端抵抗と双方向バス72とがインピーダンス整合する。

また、ドライバを構成する p MOSトランジスタ 7 5 a のオン抵抗を双方向バス 7 2 の特性インピーダンス Z 0 以下の値、例えば Z 0 Z に設定し、Z 0 以下の値、例えば Z 0 Z に設定し、Z 0 以 Z 0

本実施例では、各ドライバのオン抵抗の値を調整して $73a=73b=75a=20\Omega$ 、 $75b=60\Omega$ に設定することで、基準電圧Vrefの値を0.75 Vに設定することが可能である。その場合、本実施例は1.5V系のLSI70 と信号の送受信を行う他のLSIが存在するシステムに用いることもできる。

例えば、図19に示した第2の実施の形態の信号伝送システムでは、中間に配置されるLSIに低VDDQ値が供給されていた。本実施例は、中間に配置されるLSIに高VDDQ値を供給できる例である。

このように、伝送線路の特性インピーダンスZOに対して、各終端抵抗の値、各ドライバのオン抵抗の値を設定することで、良好なSignal integrityで信号を伝送できる。また、本実施例では、電源電圧VDDQが2種類、終端電圧VTTが1種類、基準電圧Vrefが1種類で済む。さらに、本実施例では基準電圧Vrefの生成が容易である。すなわち、システムコストを低減できる。また、VTT終端電圧はドライバがハイインピーダンス状態のときは電力が消費されない。また、基準電圧Vrefの値が、電源電圧VDDQの1/2の値から大きくずれていないので、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に充分な電位が印加され、pMOSトランジスタ及びnMOSトランジスタが効率的に動作する。さらに、入出力容量も低減できるため、高速動作が要求される回路に用いることができる。

図31は本発明の信号伝送システムの第11実施例の構成を示す回路図である。 図31は1.5V系のLSI70と1.2V系のLSI71間でSingle-ended 信号を伝送する回路例である。図31(a)は1.5V系のLSI70から1. 2V系のLSI71へ信号を送信する場合の等価回路を示し、図31(b)は1. 2V系のLSI71から1.5V系のLSI70へ信号を送信する場合の等価回路を示している。

また、図31では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器74、76の値に含めて記載している。また、信号を送信するDriverはPush-pull接続されたpMOSトランジスタ及びnMOSトランジスタで構成され、伝送線路である双方向バス72の特性インピーダンス20は40Qである。信号を受信するReceiverはVTT終端されている。さらに、1.5V系のLSI70からの送信時に用いられるVTTには、受信側の1.2V系のLSI71の電源電圧VDDQ(1.2V)の1/2である0.6Vが供給される。また、1.2V系のLSI71からの送信時に用いられるVTTには、受信側の1.5V系のLSI71からの送信時に用いられるVTTには、受信側の1.5V系のLSI70の電源電圧VDDQ(1.5V)の1/2である0.75Vが供給される。

第11実施例の信号伝送システムでは、1.5V系のLSI70から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器74の値を双方向バス72の特性インピーダンスの値と同じ40Ωに設定する。したがって、終端抵抗と双方向バス72とがインピーダンス整合する。

また、ドライバを構成するnMOSトランジスタ73bのオン抵抗を双方向バス72の特性インピーダンスZ0以下の値、例えば 20Ω に設定し、pMOSトランジスタ73aのオン抵抗を 32Ω に設定する。このようにすると、VOH2=1.10V、VOL2=0.2Vとなり、基準電圧Vref2=0.65 Vとなる。この場合、基準電圧Vref2=0.65 Vとなる、ため、信号振幅値を充分に確保できる。

一方、1.2 V系のLSI71から信号を送信する場合、信号受信側のVTT 終端を形成する抵抗器76の値を双方向バス72の特性インピーダンスの値と同 じ40Ωに設定する。したがって、終端抵抗と双方向バス72とがインピーダンス整合する。

また、ドライバを構成する p MOSトランジスタ 7 5 a のオン抵抗及び n MOSトランジスタ 7 5 b のオン抵抗をそれぞれ双方向バス 7 2 の特性インピーダンス 2 0 以下の値、例えば 2 0 Ω に設定する。このようにすると、VOH 1 = 1.05 V、VOL 1 = 0.25 Vとなる。また、基準電圧 V r e f 1 は 0.65 Vとなり、基準電圧 V r e f 2 の値に一致する。この場合、基準電圧 V r e f 1 に対する信号振幅値 Δ は 0.40 Vとなるため、信号振幅値を充分に確保できる。

このように、伝送線路の特性インピーダンス Z O に対して、各終端抵抗の値、各ドライバのオン抵抗の値を設定することで、良好な Signal integrity で信号を伝送できる。また、電源電圧VDDQが 2種類、基準電圧Vrefが1種類で済む。本実施例では、基準電圧発生回路が少々複雑な構成になるが、伝送信号の最小振幅を図 2 7に示した第8実施例よりも大きく取れる。さらに、終端電圧VTTが2種類必要であるが、終端電圧VTTはドライバがハイインピーダンス状態のときは電力が消費されない。また、基準電圧Vrefの値が電源電圧VDDQの1/2の値から大きくずれていないので、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に充分な電位が印加され、pMOSトランジスタ及びnMOSトランジスタが効率的に動作する。さらに、入出力容量も低減できるため、高速動作が要求される回路に用いることができる。

図32は本発明の信号伝送システムの第12実施例の構成を示す回路図である。 図32は1.5V系のLSI70と1.2V系のLSI71間でSingle-ended 信号を伝送する回路例である。図32(a)は1.5V系のLSI70から1. 2V系のLSI71へ信号を送信する場合の等価回路を示し、図32(b)は1. 2V系のLSI71から1.5V系のLSI70へ信号を送信する場合の等価回路を示し、図32(b)は1. 2V系のLSI71から1.5V系のLSI70へ信号を送信する場合の等価回路を示している。

また、図32では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器74、76の値に含めて記載している。また、信号を送信するDriverはPush-pull接続されたpMOSトランジスタ及

UnMOSトランジスタで構成され、伝送線路である双方向バス72の特性インピーダンスZ0は40 Ω である。信号を受信する Receiver はVTT終端されている。さらに、1. 5 V系のLSI70からの送信時に用いられるVTTには、受信側の1. 2 V系のLSI71の電源電圧VDDQ(1. 2 V)の1 / 2 である 0. 6 Vが供給される。また、1. 2 V系のLSI71からの送信時に用いられるVTTには、受信側の1. 5 V系のLSI70の電源電圧VDDQ(1. 5 V)の1 / 2 である 0. 7 5 Vが供給される。

第12実施例の信号伝送システムでは、1.5 V系のLSI70から信号を送信する場合、ドライバを構成する p MOSトランジスタ73 a のオン抵抗及び n MOSトランジスタ73 b のオン抵抗の値を双方向バス72の特性インピーダンスと同じ40 Ω に設定する。したがって、ドライバのオン抵抗と双方向バス72 とがインピーダンス整合する。

また、信号受信側のVTT終端を形成する抵抗器 7 4 の値を、例えば 2 6. 6 7 Ω に設定する。このようにすると、VOH 2 = 0. 9 6 V、VOL 2 = 0. 3 6 Vとなり、基準電圧 V r e f 2 = 0. 6 6 Vとなる。この場合、基準電圧 V r e f 2 に対する信号振幅値 Δ は 0. 3 3 Vとなるため、信号振幅値を充分に確保できる。

一方、1.2 V系のLSI71から信号を送信する場合、ドライバを構成する pMOSトランジスタ75aのオン抵抗及びnMOSトランジスタ75bのオン抵抗の値を双方向バス72の特性インピーダンスと同じ40Ωに設定する。したがって、ドライバのオン抵抗と双方向バス72とがインピーダンス整合する。

また、信号受信側のVTT終端を形成する抵抗器 76の値を、例えば60 Ω に設定する。このようにすると、VOH1=1.02V、VOL1=0.30Vとなる。また、基準電圧Vref1が0.66Vとなり、基準電圧Vref2の値に一致する。この場合、基準電圧Vref1に対する信号振幅値 Δ は0.36Vとなるため、信号振幅値を充分に確保できる。

このように、伝送線路の特性インピーダンスZ0に対して、各終端抵抗の値、各ドライバのオン抵抗の値を設定することで、良好なSignal integrity で信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは1種類で済

む。なお、本実施例では終端電圧VTTが2種類必要であるが、終端電圧VTT はドライバがハイインピーダンス状態のときは電力が消費されない。また、本実 施例では、基準電圧Vrefの値が、電源電圧VDDQの1/2の値から大きく ずれていないので、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に充分な電位が印加され、pMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタが効率的に動作する。さらに、入出力容量も低減できるため、 高速動作が要求される回路に用いることができる。

図33は本発明の信号伝送システムの第13実施例の構成を示す回路図である。 図33は1.5V系のLSI80と1.2V系のLSI81間でSingle-ended 信号を伝送する回路例である。図33(a)は1.5V系のLSI80から1. 2V系のLSI81へ信号を送信する場合の等価回路を示し、図33(b)は1. 2V系のLSI81から1.5V系のLSI80へ信号を送信する場合の等価回路を示している。

また、図33では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、 信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、 ON状態にあるスイッチの抵抗値は抵抗器84、86の値に含めて記載している。

また、信号を送信する Driver はn MOSトランジスタで構成された Open drain 回路であり(Open drain 構成)、伝送線路である双方向バス82の特性インピーダンスZ0は40Qである。信号を受信する Receiver はVTT終端されている。なお、1.5V系のLSI80からの送信時に用いられるVTTには、受信側の1.2V系のLSI81の電源電圧VDDQである1.2Vが供給される。また、1.2V系のLSI81からの送信時に用いられるVTTには、受信側の1.5V系のLSI80の電源電圧VDDQである1.5Vが供給される。

第13実施例の信号伝送システムでは、1.5 V系のLSI80から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器84の値を双方向バス82の特性インピーダンスの値と同じ40Ωに設定する。したがって、終端抵抗と双方向バス82とがインピーダンス整合する。

また、ドライバを構成するnMOSトランジスタ83のオン抵抗を双方向バス82の特性インピーダンスZ0以下の値、例えば20Ωに設定する。このように

すると、VOH2=1. 2V、VOL2=0. 40Vとなり、基準電圧Vref 2=0. 80Vとなる。この場合、基準電圧Vref 2に対する信号振幅値 Δ は 0. 40Vとなるため、信号振幅値を充分に確保できる。

一方、1.2V系のLSI81から信号を送信する場合、信号受信側のVTT 終端を形成する抵抗器86の値を双方向バス82の特性インピーダンスの値と同 じ40 Ω に設定する。したがって、終端抵抗と双方向バス82とがインピーダン ス整合する。

また、ドライバを構成するnMOSトランジスタ85のオン抵抗を、例えば2. 86Ω に設定する。このようにすると、VOH1=1. 50V、VOL1=0. 10Vとなる。また、基準電圧Vref1=0. 80Vとなり、基準電圧Vref2 の値に一致する。この場合、基準電圧Vref1 に対する信号振幅値 Δ は0. 70Vとなるため、信号振幅値を充分に確保できる。

また、双方向バス82上を流れる信号のリターン電流の経路を、1.5V系のLSI80と1.2V系のLSI81とに共通なグランドプレーンにするとプリント基板の設計が容易になる。なお、電源電圧VDDQをリターン電流の経路とする場合、1.5V電源と1.2V電源とをそれぞれリターン電流の経路として用いる必要があるため、配線の引き回しが困難になる問題やプリント基板の層数が増加する問題が発生する。したがって、双方向バス82を流れる信号のリターン電流の経路はグランドプレーンであることが好ましい。

このように、電源電圧VDDQに接続されたVTT終端、及びOpen drain ドライバを備え、伝送線路の特性インピーダンスZOに対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、良好なSignal integrityで信号を伝送できる。また、本実施例では電源電圧VDDQが2種類、基準電圧Vrefが1種類で済む。さらに、基準電圧Vrefは0.8V=(2/3)V2であるので基準電圧Vrefの生成が容易である。すなわち、システムコストを低減できる。また、終端電圧VTTは、ドライバがハイインピーダンス状態のときは電力が消費されない。また、各ドライバのnMOSトランジスタのドレインーソース間に充分な電位が印加されるため、nMOSトランジスタが効率的に動作する。さらに、入出力容量も低減できるため、高速動作が要求され

る回路に用いることができる。また、基準電圧Vrefの値が大きいため、レシーバの設計が容易になる。

図34は本発明の信号伝送システムの第14実施例の構成を示す回路図である。 図34は1.5V系のLSI80と1.2V系のLSI81間でSingle-ended 信号を伝送する回路例である。図34(a)は1.5V系のLSI80から1. 2V系のLSI81へ信号を送信する場合の等価回路を示し、図34(b)は1. 2V系のLSI81から1.5V系のLSI80へ信号を送信する場合の等価回路を示している。

また、図34では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器84、86の値に含めて記載している。また、信号を送信するDriverはnMOSトランジスタで構成されたOpen drain回路であり、伝送線路である双方向バス82の特性インピーダンスZ0は40Qである。信号を受信するReceiverはVTT終端されている。なお、1.5V系のLSI80からの送信時に用いられるVTTには、受信側の1.2V系のLSI81の電源電圧VDDQと同じ1.2Vが供給される。また、1.2V系のLSI81からの送信時に用いられるVTTには、受信側の1.5V系のLSI80の電源電圧VDDQと同じ1.5Vが供給される。

第14実施例の信号伝送システムでは、1.5V系のLSI80から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器84の値を双方向バス82の特性インピーダンスの値と同じ40Ωに設定する。したがって、終端抵抗と双方向バス82とがインピーダンス整合する。

また、ドライバを構成するnMOSトランジスタ83のオン抵抗を双方向バス82の特性インピーダンスZ0以下の値、例えば40 Ω に設定する。このようにすると、VOH2=1.20V、VOL2=0.60Vとなり、基準電圧Vref2は0.90Vとなる。この場合、基準電圧Vref2に対する信号振幅値 Δ は0.30Vとなるため、信号振幅値を充分に確保できる。なお、 Δ は、例えばSSTL-1.8で規定された、基準電圧Vrefに対する入力レベル(0.25V)の値を目安とする。

一方、1.2 V系のLSI81から信号を送信する場合、信号受信側のVTT 終端を形成する抵抗器86の値を双方向バス82の特性インピーダンスの値と同 じ40Ωに設定する。したがって、終端抵抗と双方向バス82とがインピーダン ス整合する。

また、ドライバを構成するnMOSトランジスタ85のオン抵抗を双方向バス82の特性インピーダンスZ0以下の値、例えば 40Ω に設定する。このようにすると、VOH1=1.50V、VOL1=0.75Vとなり、基準電圧Vref1は1.125Vとなる。この場合、基準電圧Vref1に対する信号振幅値 Δ は0.375Vとなるため、信号振幅値を充分に確保できる。

本実施例では、基準電圧Vref2とVref2とが一致しないが、電源電圧 VDDQが 2種類、基準電圧Vrefが 2種類であるため、電源の種類としては 比較的少なくて済む。

このように、電源電圧VDDQに接続されたVTT終端、及び0pen drain ドライバを備え、伝送線路の特性インピーダンス20に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、良好なSignal integrity で信号を伝送できる。また、電源電圧VDDQが2種類、基準電圧Vrefが2種類で済む。さらに、基準電圧Vref2は0.6V10.9V)あるいは3/4<math>0V2であるので基準電圧Vref20の生成が容易である。

一方、基準電圧Vref1は1.125Vであるが、基準電圧Vref1を容易に生成したい場合は、ドライバを構成するnMOSトランジスタ85のオン抵抗を20Ωにすればよい。その場合、VOH1=1.5V、VOL1=0.5Vとなり、基準電圧Vref1は(2/3)V1となるため、基準電圧Vref1の生成が容易になる。また、基準電圧Vref1を基準電圧Vref2(=0.9V)に一致させる場合は、ドライバを構成するnMOSトランジスタ85のオン抵抗を10Ωにすればよい。その場合、VOH1=1.5V、VOL1=0.3Vとなり、基準電圧Vref1は0.9Vとなる。この値は、上記0.6V1あるいは(3/4)V2であるため、容易に生成できる。よって、システムコストを低減できる。また、終端電圧VTTはドライバがハイインピーダンス状態のときは電力が消費されない。また、各ドライバのnMOSトランジスタのドレイ

ンーソース間に充分な電位が印加されるため、nMOSトランジスタが効率的に動作する。さらに、入出力容量も低減できるため、高速動作が要求される回路に用いることができる。また、基準電圧Vrefの値が大きいため、レシーバの設計が容易になる。

図35は本発明の信号伝送システムの第15実施例の構成を示す回路図である。 図35は1.5V系のLSI90と1.2V系のLSI91間でSingle-ended 信号を伝送する回路例である。図35(a)は1.5V系のLSI90から1. 2V系のLSI91へ信号を送信する場合の等価回路を示し、図35(b)は1. 2V系のLSI91から1.5V系のLSI90へ信号を送信する場合の等価回路を示している。

また、図35では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、 信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、 ON状態にあるスイッチの抵抗値は抵抗器94、96の値に含めて記載している。

第15実施例の信号伝送システムでは、1.5V系のLSI90から信号を送信する場合、ドライバを構成するpMOSトランジスタ93aのオン抵抗及びnMOSトランジスタ93bのオン抵抗の値を双方向バス92の特性インピーダンスと同じ40Ωに設定する。したがって、ドライバのオン抵抗と双方向バス92とがインピーダンス整合する。

また、信号受信側のVTT終端を形成する抵抗器 94の値を、双方向バス 92の特性インピーダンス以上の値、例えば 220=80 Ω に設定する。このようにすると、VOH 2=1. 40 V、VOL 2=0. 40 V となり、基準電圧 V re f2 は 0 · 0 V となる。この場合、基準電圧 V re f2 に対する信号振幅値 Δ は

0. 50 Vとなるため、信号振幅値を充分に確保できる。

なお、抵抗器 94の値は 60Ω 等に設定することもできるが、基準電圧Vre f2の生成を容易にするため、抵抗器 94の値は $220(80\Omega)$ に設定するのが好ましい。このとき、基準電圧Vre f2は (V1+V2)/3で得られる。

一方、1.2 V系のLSI91から信号を送信する場合、ドライバを構成する pMOSトランジスタ95aのオン抵抗及びnMOSトランジスタ95bのオン 抵抗の値を双方向バス92の特性インピーダンスと同じ40Ωに設定する。したがって、ドライバのオン抵抗と双方向バス92とがインピーダンス整合する。

また、信号受信側のVTT終端を形成する抵抗器96の値を、双方向バス92の特性インピーダンス以上の値、例えば2Z0=80 Ω に設定する。このようにすると、VOH1=1.30V、VOL1=0.50Vとなる。また、基準電圧 Vref1は0.9Vとなり、基準電圧Vref2に一致する。この場合、基準電圧Vref2に対する信号振幅値 Δ は0.40Vとなるため、信号振幅値を充分に確保できる。

また、本実施例では、双方向バス92上を流れる信号のリターン電流の経路を、1.5V系のLSI90と1.2V系のLSI91とに共通なグランドプレーンとする。このような構成はプリント基板の設計が容易になる。なお、電源電圧VDDQをリターン電流の経路にすると、1.5V電源と1.2V電源とをそれぞれリターン電流の経路として用いる必要があるため、配線の引き回しが困難になる問題やプリント基板の層数が増加する問題が発生する。したがって、双方向バス92を流れる信号のリターン電流の経路はグランドプレーンであることが好ましい。

このように、電源電圧VDDQに接続されたVTT終端、及びPush-pullドライバを備え、伝送線路の特性インピーダンスZOに対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、良好なSignal

integrity で信号を伝送できる。また、本実施例では電源電圧VDDQが2種類、基準電圧Vrefが1種類で済む。さらに、本実施例では基準電圧Vrefを (V1+V2)/3となるように設定するので基準電圧Vrefの生成が容易である。すなわち、システムコストを低減できる。また、終端電圧VTTは、ドライバがハイインピーダンス状態のときは電力が消費されない。なお、本実施例では基準電圧Vrefの値が電源電圧VDDQの1/2の値から少しずれているが、大きな問題とはならない。

図36は本発明の信号伝送システムの第16実施例の構成を示す回路図である。 図36は1.5V系のLSI90と1.2V系のLSI91間でSingle-ended 信号を伝送する回路例である。図36(a)は1.5V系のLSI90から1. 2V系のLSI91へ信号を送信する場合の等価回路を示し、図36(b)は1. 2V系のLSI91から1.5V系のLSI90へ信号を送信する場合の等価回路を示している。

また、図36では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器94、96の値に含めて記載している。また、信号を送信するDriverはPush-pull接続されたpMOSトランジスタ及びnMOSトランジスタで構成され、伝送線路である双方向バス92の特性インピーダンスZ0は40Qである。信号を受信するReceiverはVTT終端されている。なお、1.5V系のLSI90からの送信時に用いられるVTTには、受信側の1.2V系のLSI91に供給される電源電圧VDDQと同じ1.2Vが供給される。また、1.2V系のLSI91からの送信時に用いられるVTTには、受信側の1.5V系のLSI90に供給される電源電圧VDDQと同じ1.5Vが供給される。

第16実施例の信号伝送システムでは、1.5V系のLSI90から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器94の値を、双方向バス92の特性インピーダンスの値と同じ40Ωに設定する。したがって、終端抵抗と双方向バス92とがインピーダンス整合する。

また、ドライバを構成するpMOSトランジスタ93aのオン抵抗及びnMO

一方、1.2V系のLSI91から信号を送信する場合、信号受信側のVTT 終端を形成する抵抗器96の値を双方向バス92の特性インピーダンスの値と同 じ40 Ω に設定する。したがって、終端抵抗と双方向バス92とがインピーダン ス整合する。

また、ドライバを構成する p MOSトランジスタ95 a のオン抵抗及び n MOSトランジスタ95 b のオン抵抗の値を双方向バス92の特性インピーダンス2001/2である 20Ω に設定する。このようにすると、2001/2である 20Ω に設定する。このようにすると、2001/2である 20Ω に設定する。このようにすると、2001/2000 をなる。また、基準電圧2001/200 をなる。また、基準電圧2001/200 をなるとなる。この場合、基準電圧2001/20 をなるため、信号振幅値を充分に確保できる。このとき、基準電圧2001/20 をなるため、信号振幅値を充分に確保できる。このとき、基準電圧2001/20 をなるため、信号振幅値を充分に確保できる。このとき、

このように、電源電圧VDDQに接続されたVTT終端、及びPush-pullドライバを備え、伝送線路の特性インピーダンスZ0に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、良好なSignal integrityで信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは1種類で済む。さらに、本実施例では基準電圧Vrefが(V1+V2)/3となるように設定するので基準電圧Vrefの生成が容易である。すなわち、システムコストを低減できる。また、終端電圧VTTは、ドライバがハイインピーダンス状態のときは電力が消費されない。なお、本実施例では基準電圧Vrefの値が電源電圧VDDQの1/2の値から少しずれているが、大きな問題とはならない。

図37に図36に示した第16実施例の信号伝送システムを一般化した回路を示す。

図37 (a) は電源電圧VDDQ=V1系のLSI90から電源電圧VDDQ=V2系のLSI91へ信号を送信する場合の等価回路を示し、図37 (b) は V2系のLSI91からV1系のLSI90へ信号を送信する場合の等価回路を示している。

なお、図37では、V1>V2である。また、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は終端抵抗を形成する各抵抗器の値に含めて記載している。

また、信号を送信するドライバはPush-pull接続されたpMOSトランジスタ及びnMOSトランジスタで構成され、伝送線路である双方向バス92の特性インピーダンスは20である。信号を受信するReceiverはVTT終端されている。なお、V1系のLSI90からの送信時に用いられるVTTには、受信側のLSI91に供給される電源電圧VDDQと同じV2が供給される。また、V2系のLSI91からの送信時に用いられるVTTには、受信側のLSI90の電源電圧VDDQと同じV1が供給される。

V1系のLSI90から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器94の値を、双方向バス92の特性インピーダンスの値と同じZ0に設定する。したがって、終端抵抗と双方向バス92とがインピーダンス整合する。

また、ドライバを構成するpMOSトランジスタ93aのオン抵抗及びnMOSトランジスタ93bのオン抵抗の値を双方向バス92の特性インピーダンスZ0の1/2に設定する。このようにすると、

VOH2=(2V1+V2)/3

VOL2=V2/3

となり、

Vref2=(V1+V2)/3

となる。

一方、V2系のLSI91から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器96の値を、双方向バス92の特性インピーダンスの値と同じ Z0に設定する。したがって、終端抵抗と双方向バス92とがインピーダンス整 合する。

また、ドライバを構成するpMOSトランジスタ95aのオン抵抗及びnMOSトランジスタ95bのオン抵抗の値を双方向バス92の特性インピーダンスZ0の1/2に設定する。このようにすると、

VOH1 = (V1 + 2V2) / 3

VOI.1=V1 /3

となり、

Vref1 = (V1 + V2)/3

となり、Vref2と一致する。

このように、電源電圧VDDQに接続されたVTT終端、及びPush-pullドライバを備え、伝送線路の特性インピーダンスZ0に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、良好なSignal integrityで信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは1種類で済む。さらに、本実施例では基準電圧Vrefが(V1+V2)/3となるように設定するので基準電圧Vrefの生成が容易である。すなわち、システムコストを低減できる。終端電圧VTTは、ドライバがハイインピーダンス状態のときは電力が消費されない。なお、本実施例では基準電圧Vrefの値が電源電圧VDDQの1/2の値から少しずれているが、大きな問題とはならない。

図38は図37に示した信号伝送システムで用いる基準電圧発生回路の構成例 を示す回路図である。

図38に示す回路は、基準電圧Vrefellとして、Vrefell (V1+V2) / 3を生成する回路であり、図38Aは値がRと2Rの抵抗器をそれぞれ2つずつ用いて基準電圧Vrefellを生成する例、図38Bは値がRの4つの抵抗器と値が2Rの2つの抵抗器とを用いて基準電圧Vrefellを生成する例である。各抵抗器の値Rは、その値のバラツキ傾向によって使い分けることが可能である。このような簡単な構成で基準電圧Vrefellを生成できる。

図39は本発明の信号伝送システムの第3の実施の形態の構成を示すブロック図である。

図39に示すように、第3の実施の形態の信号伝送システムは、1.5V系の半導体集積回路装置(LSI)100と1.2V系の半導体集積回路装置(LSI)100と1.2V系の半導体集積回路装置(LSI)101とが伝送線路である双方向バス104で直接接続され、さらに、1.2V系の半導体集積回路装置(LSI)101と1.2V系の半導体集積回路装置(LSI)100と1.2V系のLSI101とは、例えばDIMM103に搭載される。

LSI100、LSI101、及びLSI102は、それぞれ不図示のドライバ、レシーバ、終端抵抗、及び終端抵抗をオンオフするためのスイッチを備えている。

本実施形態の信号伝送システムでは、各LSIに供給する基準電圧VrefAの値が同一であり、その値を 0. 6V1等に設定することで基準電圧VrefAの生成を容易にしている。このようにすることで、システム全体として電源電圧VDQが2種類、基準電圧VrefAが1種類になるため、システムコストを低減できる。本実施形態では、DIMM103へ供給する電源電圧VDDQが2種類になるが、DIMMの電力やシステムの電力を低減できる。また、各LSIは共通のPCB上に搭載されていてもよい。

図40は、本発明の信号伝送システムの第17実施例の構成を示す回路図である。なお、図40はSingle-ended信号を送受信する、第3の実施の形態の信号伝送システムの具体例であり、図39に示した信号伝送システムの基準電圧VrefAを0.9Vに設定する例を示している。また、図40は1.5V系のLSI100と1.2V系のLSI101間で信号伝送を行う回路例である。図40(a)は1.5V系のLSI100から1.2V系のLSI101へ信号を送信する場合の等価回路を示し、図40(b)は1.2V系のLSI101から1.5V系のLSI100へ信号を送信する場合の等価回路を示している。

また、図40では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、 信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、 ON状態にあるスイッチの抵抗値は抵抗器107、109の値に含めて記載して いる。 また、信号を送信する Driver はn MOSトランジスタで構成された Open drain 回路であり、伝送線路である双方向バス104の特性インピーダンス20は40 Ω である。信号を受信する Receiver はVTT終端されている。なお、1.5 V系のLSI100からの送信時に用いられるVTTには、受信側の1.2 V系のLSI101の電源電圧VDDQと同じ1.2 Vが供給される。また、1.2 V系のLSI101からの送信時に用いられるVTTには、受信側の1.5 V系のLSI1000の電源電圧VDDQと同じ1.5 Vが供給される。

第17実施例の信号伝送システムでは、1.5 V系のLSI100から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器107の値を双方向バス104の特性インピーダンスの値と同じ40Ωに設定する。したがって、終端抵抗と双方向バス104とがインピーダンス整合する。

また、ドライバを構成するnMOSトランジスタ106のオン抵抗を双方向バス104の特性インピーダンスの値と同じ 40Ω に設定する。このようにすると、VOH2=1.20V、VOL2=0.60Vとなり、基準電圧Vref2は0.90Vとなる。この場合、基準電圧Vref2に対する信号振幅値 Δ は0.30Vとなるため、信号振幅値を充分に確保できる。また、基準電圧Vref2は3/4 (V2)で得られる。

一方、1.2 V系のLSI101から信号を送信する場合、信号受信側のVT T終端を形成する抵抗器109の値を双方向バス104の特性インピーダンスの 値と同じ40Ωに設定する。したがって、終端抵抗と双方向バス104とがイン ピーダンス整合する。

また、ドライバを構成するnMOSトランジスタ108のオン抵抗を、例えば 10Ω に設定する。このようにすると、VOH1=1.50V、VOL1=0.30Vとなる。また、基準電圧Vref1は0.90Vとなり、基準電圧Vref1は0.90Vとなり、基準電圧Vref10の値に一致する。この場合、基準電圧Vref11に対する信号振幅値 Δ は0.60Vとなるため、信号振幅値を充分に確保できる。

また、双方向バス104上を流れる信号のリターン電流の経路を、1.5V系のLSI100と1.2V系のLSI101とに共通なグランドプレーンとする。 この場合、プリント基板の設計が容易になる。なお、電源電圧VDDQをリター ン電流の経路にすると、1.5 V電源と1.2 V電源とをそれぞれリターン電流の経路として用いる必要があるため、配線の引き回しが困難になる問題やプリント基板の層数が増加する問題が発生する。したがって、双方向バス104を流れる信号のリターン電流の経路はグランドプレーンであることが好ましい。

このように、電源電圧VDDQに接続されたVTT終端、及びOpen drain ドライバを備え、伝送線路の特性インピーダンスZ0に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、良好なSignal integrity で信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧V refは1種類で済む。さらに、基準電圧Vrefを0.75V2(0.9V)になるように設定するので基準電圧Vrefの生成が容易である。すなわち、システムコストを低減できる。

また、基準電圧Vrefの値を電源電圧VDDQの1/2の値よりも高く設定するため、各ドライバのnMOSトランジスタのドレインーソース間に充分な電位が印加され、nMOSトランジスタが効率的に動作する。さらに、入出力容量も低減できるため、高速動作が要求される回路に用いることができる。また、基準電圧Vrefの値が大きいため、レシーバの設計が容易になる。

図41は、本発明の信号伝送システムの第18実施例の構成を示す回路図である。なお、図41はSingle-ended信号を送受信する、第3の実施の形態の信号伝送システムの具体例であり、図39に示した信号伝送システムの基準電圧VrefAを0.9Vに設定する例を示している。また、図41は、1.2V系のLSI101と1.2V系のLSI102間で信号伝送を行う回路例である。図41(a)は1.2V系のLSI102から1.2V系のLSI102から1.2V系のLSI101から1.2V系のLSI102から1.2V系のLSI101から1.2V系のLSI102から1.2V系のLSI101から1.2V系のLSI102から1.2V系のLSI101から1.2V系のLSI102から1.2V系のLSI101から1.2V系のLSI102から1.2V系のLSI101がら1.2V系のLSI101がら1.2V系のLSI10がら1.2V系のLSI10がら1.2V系のLSI10がら1.2V系のLSI10がら1.2V系のLSI10がら1.2V系のLSI10がら1.2V系のLSI10がら1.2V系のLSI10がら1.2V系のLSI10がら1.2V系のLSI10がら1.2V系のLSI10がら1.2V系のLSI10がら1.2V系のLSI10がら1.2V系のLSI10がら1.2V系のLSI10がら1.2V系のLSI10がら1.2V系のLSI10がら1.2V系のLSI10がら1.2V系のLSI10

また、図41では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、 信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、 ON状態にあるスイッチの抵抗値は抵抗器111、113の値に含めて記載して いる。

また、信号を送信する Driver はn MOSトランジスタで構成された Open drain

回路であり、伝送線路である双方向バス105の特性インピーダンス20は40 Ω である。信号を受信する Receiver はVTT終端されている。なお、終端電圧VTTは共に1.2Vである。

第18実施例の信号伝送システムでは、1.2 V系のLSI101から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器111の値を双方向バス105の特性インピーダンスの値と同じ40 Ω に設定する。したがって、終端抵抗と双方向バス105とがインピーダンス整合する。

また、ドライバを構成するnMOSトランジスタ110のオン抵抗を双方向バス105の特性インピーダンスの値と同じ 40Ω に設定する。このようにすると、VOH2=1.20V、VOL2=0.60Vとなり、基準電圧Vref2は0.90Vとなる。この場合、基準電圧Vref2に対する信号振幅値 Δ は0.30Vとなるため、信号振幅値を充分に確保できる。また、基準電圧Vref2は3V2/4で得られる。

一方、1.2 V系のLSI102から信号を送信する場合、信号受信側のVT T終端を形成する抵抗器113の値を双方向バス105の特性インピーダンスの 値と同じ40Ωに設定する。したがって、終端抵抗と双方向バス105とがイン ピーダンス整合する。

また、ドライバを構成するnMOSトランジスタ112のオン抵抗を双方向バス105の特性インピーダンスの値と同じ 40Ω に設定する。このようにすると、VOH1=1.20V、VOL1=0.60Vとなる。また、基準電圧Vref1は0.90Vとなり、基準電圧Vref2の値に一致する。この場合、基準電圧Vref1に対する信号振幅値 Δ は0.30Vとなるため、信号振幅値を充分に確保できる。また、基準電圧Vref2は3V2/4で得られる。

このように、電源電圧VDDQに接続されたVTT終端、及びOpen drain ドライバを備え、伝送線路の特性インピーダンスZ0に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、良好なSignal integrity で信号を伝送できる。図40及び図41に示すような回路構成によって、1種類の基準電圧VrefA(=0.9V)を備えた図39に示す信号伝送システムを実現できる。

図42は、本発明の信号伝送システムの第19実施例の構成を示す回路図である。なお、図42はSingle-ended信号を送受信する、第3の実施の形態の信号伝送システムの具体例であり、図39に示した基準電圧VrefAを0.6Vに設定する例を示している。また、図42は1.5V系のLSI100と1.2V系のLSI101間で信号伝送を行う回路例である。図42(a)は1.5V系のLSI100から1.2V系のLSI100から1.2V系のLSI101から1.5V系のLSI100から1.2V系のLSI101から1.5V系のLSI100か信号を送信する場合の等価回路を示し、図42(b)は1.2V系のLSI101から1.5V系のLSI100か信号を送信する場合の等価回路を示している。

また、図42では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器115a、115b、117a、117bの値に含めて記載している。

第19実施例の信号伝送システムでは、1.5V系のLSI100から信号を送信する場合、信号受信側のCTT終端を形成する抵抗器115a及び115bの値を2Z0=80 Ω に設定する。終端抵抗の値は、抵抗器115aと115bの並列値に等しく、40 Ω になるため、終端抵抗と双方向バス104とがインピーダンス整合する。

また、ドライバを構成するpMOSトランジスタ114aのオン抵抗を双方向バス104の特性インピーダンス以下の値、例えば 40Ω に設定し、nMOSトランジスタ114bのオン抵抗を 13.33Ω に設定する。このようにすると、VOH2=1.05V、VOL2=0.15Vとなり、基準電圧Vref2は0.60Vとなる。この場合、基準電圧Vref2に対する信号振幅値 Δ は0.45Vとなるため、信号振幅値を充分に確保できる。

一方、1.2V系のLSI101から信号を送信する場合、信号受信側のCTT終端を形成する抵抗器117a及び117bの値を2Z0=80 Ω に設定する。 終端抵抗の値は、抵抗器117aと117bの並列値に等しく、40Ωになるため、終端抵抗と双方向バス104とがインピーダンス整合する。

また、ドライバを構成する p MOSトランジスタ116 a のオン抵抗を双方向バス104の特性インピーダンス以下の値、例えば40 Ω に設定し、n MOSトランジスタ116 b のオン抵抗を17. 14 Ω に設定する。このようにすると、VOH1=0.975 V、VOL1=0.225 Vとなる。また、基準電圧V r e f 1は0.60 Vとなり、基準電圧V r e f 2の値に一致する。この場合、基準電圧V r e f 1に対する信号振幅値 Δ は0.375 Vとなるため、信号振幅値を充分に確保できる。

なお、双方向バス104上を流れる信号のリターン電流の経路を、1.5V系のLSI100と1.2V系のLSI101とに共通なグランドプレーンにすることは他の例と同様である。

このように、伝送線路の特性インピーダンス Z O に対して、各終端抵抗の値、各ドライバのオン抵抗の値を設定することで、良好な Signal integrity で信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは1種類で済む。さらに、基準電圧Vrefが0.5 V 2 となるように設定するため、基準電圧Vrefを容易に生成できる。したがって、システムのコストを低減できる。また、基準電圧Vrefの値が電源電圧VDDQの1/2の値から大きくずれていないので、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に充分な電位が印加され、pMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタが効率的に動作する。さらに、入出力容量も低減できるため、高速動作が要求される回路に用いることができる。

図43は、本発明の信号伝送システムの第20実施例の構成を示す回路図である。なお、図43はSingle-ended信号を送受信する、第3の実施の形態の信号伝送システムの具体例であり、図39に示した基準電圧VrefAを0.6Vに設定する例を示している。また、図43は1.2V系のLSI101と1.2V系のLSI102間で信号伝送を行う回路例である。なお、図43(a)は1.2 V系のLSI101から1.2V系のLSI102へ信号を送信する場合の等価回路を示し、図43(b)は1.2V系のLSI102から1.2V系のLSI

101〜信号を送信する場合の等価回路を示している。

また、図43では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器119a、119b、121a、121bの値に含めて記載している。

第20実施例の信号伝送システムでは、1.2V系のLSI101から信号を送信する場合、信号受信側のCTT終端を形成する抵抗器119a及び119bの値を2Z0=80 Ω に設定する。終端抵抗の値は、抵抗器119aと119bの並列値に等しく、40 Ω になるため、終端抵抗と双方向バス105とがインピーダンス整合する。

また、ドライバを構成する pMOSトランジスタ118 a のオン抵抗及び nMOSトランジスタ118 b のオン抵抗を、それぞれ双方向バス105の特性インピーダンス以下の値、例えば20 Ω に設定する。このようにすると、VOH2=1.00V、VOL2=0.20Vとなり、基準電圧Vref2は0.60Vとなる。この場合、基準電圧Vref2に対する信号振幅値 Δ は0.40Vとなるため、信号振幅値を充分に確保できる。

一方、1.2V系のLSI102から信号を送信する場合、信号受信側のCT T終端を形成する抵抗器121a及び121bの値を2Z0=80Ωに設定する。 終端抵抗の値は、抵抗器121aと121bの並列値に等しく、40Ωになるため、終端抵抗と双方向バス105とがインピーダンス整合する。

また、ドライバを構成する pMOSトランジスタ120 a のオン抵抗及び nMOSトランジスタ120 b のオン抵抗を、それぞれ双方向バス105 の特性インピーダンス以下の値、例えば20 Ω に設定する。このようにすると、VOH1=1.00V、VOL1=0.20Vとなる。また、基準電圧Vref1は0.60Vとなり、基準電圧Vref2の値に一致する。この場合、基準電圧Vref

1に対する信号振幅値 Δ は0. 40 V となるため、信号振幅値を充分に確保できる。

このように、伝送線路の特性インピーダンス Z O に対して、各終端抵抗の値、 各ドライバのオン抵抗の値を設定することで、良好な Signal integrity で信号を 伝送できる。

図42及び図43に示すような回路構成によって、1種類の基準電圧Vref A (=0.6V) を備えた図39に示した信号伝送システムを実現できる。

図44は、本発明の信号伝送システムの第21実施例の構成を示す回路図である。なお、図44はSingle-ended信号を送受信する、第3の実施の形態の信号伝送システムの具体例であり、図39に示した回路の基準電圧VrefAを0.675Vに設定する例を示している。また、図44は1.2V系のLSI101と1.2V系のLSI102間で信号伝送を行う回路例である。1.5V系のLSI100と1.2V系のLSI101の間の信号伝送は、例えば、図10、図13、図15に示した各実施例の構成にすればよい。図44(a)は1.2V系のLSI101から1.2V系のLSI102から1.2V系のLSI101へ信号を送信する場合の等価回路を示し、図44(b)は1.2V系のLSI102から1.2V系のLSI101へ信号を送信する場合の等価回路を示している。

また、図44では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器119a、119b、121a、121bの値に含めて記載している。

第21実施例の信号伝送システムでは、1.2V系のLSI101から信号を送信する場合、信号受信側のCTT終端を形成する抵抗器119a及び119bの値を2Z0=80 Ω に設定する。終端抵抗の値は、抵抗器119aと119bの並列値に等しく、40 Ω になるため、終端抵抗と双方向バス105とがインピ

ーダンス整合する。

また、ドライバを構成するnMOSトランジスタ118bのオン抵抗を双方向バス105の特性インピーダンス以下の値、例えば 40Ω に設定し、pMOSトランジスタ118aのオン抵抗を 13.33Ω に設定する。このようにすると、VOH2=1.05V、VOL2=0.30Vとなり、基準電圧Vref2は0.675Vとなる。この場合、基準電圧Vref2に対する信号振幅値 Δ は0.375Vとなるため、信号振幅値を充分に確保できる。

一方、1.2V系のLSI102から信号を送信する場合、信号受信側のCT T終端を形成する抵抗器121a及び121bの値を2Z0=80Ωに設定する。 終端抵抗の値は、抵抗器119aと119bの並列値に等しく、40Ωになるため、終端抵抗と双方向バス105とがインピーダンス整合する。

また、ドライバを構成するnMOSトランジスタ120bのオン抵抗を双方向バス105の特性インピーダンス以下の値、例えば 40Ω に設定し、pMOSトランジスタ120aのオン抵抗を 13.33Ω に設定する。このようにすると、VOH1=1.05V、VOL1=0.30Vとなる。また、基準電圧Vref1は0.675Vとなり、基準電圧Vref2の値に一致する。この場合、基準電圧Vref1に対する信号振幅値 Δ は0.375Vとなるため、信号振幅値を充分に確保できる。

このように、伝送線路の特性インピーダンスZOに対して、各終端抵抗の値、 各ドライバのオン抵抗の値を設定することで、良好なSignal integrity で信号を 伝送できる。

また、図10や図44に示すような回路構成によって、1種類の基準電圧Vr e f A (=0.675V) を備えた図39に示した信号伝送システムを実現できる。

図45は本発明の信号伝送システムの第4の実施の形態の構成を示すブロック図である。

図45に示すように、第4の実施の形態の信号伝送システムは、1.5V系の 半導体集積回路装置(LSI)130と1.5V系の半導体集積回路装置(LSI)131とが伝送線路である双方向バス133で直接接続され、さらに、1. 5 V系の半導体集積回路装置(LSI)131と1.2 V系の半導体集積回路装置(LSI)132とが伝送線路である双方向バス134で直接接続された構成である。1.5 V系のLSI130と1.5 V系のLSI131とは、例えばDIMM125 に搭載される。

LSI130、LSI131、及びLSI132は、それぞれ不図示のドライバ、レシーバ、終端抵抗、及び終端抵抗をオンオフするためのスイッチを備えている。

本実施形態の信号伝送システムでは、各LSIに供給する基準電圧VrefAとVrefBの値は同一が望ましい。また、それらの値を0.6V1等に設定することで基準電圧VrefAの生成を容易にする。このようにすることで、システム全体の電源電圧VDQが2種類、基準電圧VrefAが1種類になるため、システムコストを低減できる。本実施形態では、DIMM125へ供給する電源電圧VDDQも1種類となり、DIMM基板の層数を低減できるため、コストを低減できる。なお、各LSIは共通のPCB上に搭載されていてもよい。

図46は、本発明の信号伝送システムの第22実施例の構成を示す回路図である。なお、図46はSingle-ended信号を送受信する、第4の実施の形態の信号伝送システムの具体例であり、図45に示した信号伝送システムの基準電圧をVrefA=VrefB=0.9Vに設定する例を示している。また、図46は1.5V系のLSI130と1.5V系のLSI131間で信号伝送を行う回路例である。図46(a)は1.5V系のLSI130から1.5V系のLSI131へ信号を送信する場合の等価回路を示し、図46(b)は1.5V系のLSI131から1.5V系のLSI130へ信号を送信する場合の等価回路を示し、図46(b)は1.5V系のLSI131から1.5V系のLSI130へ信号を送信する場合の等価回路を示している。

また、図46では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器136a、136b、138a、138b、の値に含めて記載している。

ンピーダンスZ0は40 Ω である。信号を受信する Receiver はCTT終端されている。なお、Driver は、Push-pull 構成に代えて Open drain で構成してもよい。第22実施例の信号伝送システムでは、1.5V系のLSI130から信号を送信する場合、信号受信側のCTT終端を形成する抵抗器 136a及び 136bの値を2Z0=80 Ω に設定する。終端抵抗の値は、抵抗器 136aと136bの並列値に等しく、40 Ω になるため、終端抵抗と双方向バス 133とがインピーダンス整合する。

また、ドライバを構成する p MOSトランジスタ135 a のオン抵抗の値を、例えば4. 44Ω に設定し、n MOSトランジスタ135 b のオン抵抗の値を40 Ω に設定する。このようにすると、VOH2=1. 425V、VOL2=0. 375Vとなり、基準電圧Vref2は0. 90Vとなる。この場合、基準電圧Vref2に対する信号振幅値 Δ は0. 525Vとなるため、信号振幅値を充分に確保できる。

一方、1.5 V系のLSI 131 から信号を送信する場合、信号受信側のCT T終端を形成する抵抗器 138a 及び 138b の値を 2Z0=80 Ω に設定する。終端抵抗の値は、抵抗器 138a と 138b の並列値に等しく、 40Ω になるため、終端抵抗と双方向バス 133 とがインピーダンス整合する。

また、ドライバを構成する pMOSトランジスタ137aのオン抵抗の値を、例えば4.44 Ω に設定し、nMOSトランジスタ137bのオン抵抗の値を40 Ω に設定する。このようにすると、VOH1=1.425V、VOL1=0.375 Vとなる。また、基準電圧Vref1は0.90 Vとなり、基準電圧Vref2の値に一致する。この場合、基準電圧Vref1に対する信号振幅値 Δ は0.525 Vとなるため、信号振幅値を充分に確保できる。

このように、伝送線路の特性インピーダンスZOに対して、各終端抵抗の値、 各ドライバのオン抵抗の値を設定することで、良好なSignal integrityで信号を 伝送できる。

なお、1.5 V系のLSI131と1.2 V系のLSI132間の信号伝送は、 例えば、図40に示した第17実施例を用いればよい。

したがって、図46や図40に示すような回路構成によって、1種類の基準電

EVrefA (=VrefB=0. 9V) を備えた図45に示した信号伝送システムを実現できる。

図47は、本発明の信号伝送システムの第23実施例の構成を示す回路図である。なお、図47はSingle-ended信号を送受信する、第4の実施の形態の信号伝送システムの具体例であり、図45に示した信号伝送システムの基準電圧をVrefA=VrefB=0.75Vに設定する例を示している。また、図47は1.5V系のLSI131と1.2V系のLSI132間で信号伝送を行う回路例である。図47(a)は1.5V系のLSI131から1.2V系のLSI132へ信号を送信する場合の等価回路を示し、図47(b)は1.2V系のLSI132から1.5V系のLSI131へ信号を送信する場合の等価回路を示している。

また、図47では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器140a、140b、142a、142bの値に含めて記載している。

第23実施例の信号伝送システムでは、1.5 V系のLSI131から信号を送信する場合、信号受信側のCTT終端を形成する抵抗器140 a及び140 b の値を2 Z0=80 Ω に設定する。終端抵抗の値は、抵抗器140 a と140 b の並列値に等しく、40 Ω になるため、終端抵抗と双方向バス134とがインピーダンス整合する。

また、ドライバを構成する pMOSトランジスタ139 a のオン抵抗の値を、例えば20 Ω に設定し、nMOSトランジスタ139 b のオン抵抗の値を40 Ω に設定する。このようにすると、VOH2=1. 20 V、VOL2=0. 30 V となり、基準電圧V r e f 2 t 2 t 2 t 2 t 2 t 3 t 4 t 5 t 2 t 2 t 6 t 5 t 6 t 6 t 6 t 6 t 6 t 6 t 6 t 6 t 6 t 6 t 6 t 7 t 8 t 7 t 8 t 8 t 9

る。

一方、1.2V系のLSI132から信号を送信する場合、信号受信側のCTT終端を形成する抵抗器142a及び142bの値を2Z0=80Ωに設定する。終端抵抗の値は、抵抗器142aと142bの並列値に等しく、40Ωになるため、終端抵抗と双方向バス134とがインピーダンス整合する。

また、ドライバを構成する pMOSトランジスタ141aのオン抵抗の値を、例えば8 Ω に設定し、nMOSトランジスタ141bのオン抵抗の値を40 Ω に設定する。このようにすると、VOH1=1. 125V、VOL1=0. 375Vとなる。また、基準電圧Vref1V1 を f1V2 を f1V3 にの値に一致する。この場合、基準電圧V4 で f1V4 に対する信号振幅値 V6 なり、信号振幅値を充分に確保できる。

このように、伝送線路の特性インピーダンスZOに対して、各終端抵抗の値、 各ドライバのオン抵抗の値を設定することで、良好なSignal integrity で信号を 伝送できる。

なお、1.5 V系のLSI130と1.5 V系のLSI131間の信号伝送は、 例えば、図43に示した第20実施例を用いればよい。但し、電源電圧VDDQ は、それぞれ1.5 Vである。

したがって、図43に示した実施例に電源電圧VDDQとして1.5Vを供給する回路構成と図47に示す回路構成とによって、1種類の基準電圧VrefA (=VrefB=0.75V)を備えた図45に示した信号伝送システムを実現できる。

図48は、本発明の信号伝送システムの第24実施例の構成を示す回路図である。なお、図48はSingle-ended信号を送受信する、第4の実施の形態の信号伝送システムの具体例であり、図45に示した信号伝送システムの基準電圧をVrefA=VrefB=0.675Vに設定する例を示している。また、図48は1.5V系のLSI130と1.5V系のLSI131間で信号伝送を行う回路例である。図48(a)は1.5V系のLSI130から1.5V系のLSI131へ信号を送信する場合の等価回路を示し、図48(b)は1.5V系のLSI131から1.5V系のLSI131から1.5V系のLSI131から1.5V系のLSI130へ信号を送信する場合の等価回路を示し、図48(b)は1.5V系のLSI131から1.5V系のLSI130へ信号を送信する場合の等価回路を示し、

ている。

また、図48では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器136a、136b、139a、139bの値に含めて記載している。

また、信号を送信する Driver は Push-pull 接続された p MO S トランジスタ及 ${\tt WnMOS}$ トランジスタで構成され、伝送線路である双方向バス ${\tt 133}$ の特性インピーダンス ${\tt 20}$ は ${\tt 400}$ である。信号を受信する Receiver は CTT 終端されている。

第24実施例の信号伝送システムでは、1.5V系のLSI130から信号を送信する場合、信号受信側のCTT終端を形成する抵抗器136a及び136bの値を2Z0=80 Ω に設定する。終端抵抗の値は、抵抗器136aと136bの並列値に等しく、40 Ω になるため、終端抵抗と双方向バス133とがインピーダンス整合する。

また、ドライバを構成する pMOSトランジスタ135 a のオン抵抗の値を、例えば40 Ω に設定し、nMOSトランジスタ135 b のオン抵抗の値を17. 14 Ω に設定する。このようにすると、VOH2=1.125 V、VOL2=0. 225 Vとなり、基準電圧Vref2が0.675 Vとなる。この場合、基準電圧Vref2に対する信号振幅値 Δ は0.45 Vとなるため、信号振幅値を充分に確保できる。

一方、1.5 V系のLSI 131 から信号を送信する場合、信号受信側のCT T終端を形成する抵抗器 138a 及び 138b の値を220=80 Ω に設定する。終端抵抗の値は、抵抗器 136a と 136b の並列値に等しく、 40Ω になるため、終端抵抗と双方向バス 133 とがインピーダンス整合する。

 は0.45 Vとなるため、信号振幅値を充分に確保できる。

このように、伝送線路の特性インピーダンス Z O に対して、各終端抵抗の値、 各ドライバのオン抵抗の値を設定することで、良好な Signal integrity で信号を 伝送できる。

なお、1.5 V系のLSI131と1.2 V系のLSI132間の信号伝送は、例えば、第1実施例(図10)、第2実施例(図13)、または第3実施例(図15)を用いればよい。

したがって、第24実施例(図48)と、第1実施例(図10)、第2実施例(図13)、または第3実施例(図15)とに示した回路構成によって、1種類の基準電圧VrefA(=VrefB=0.675V)を備えた図45に示した信号伝送システムを実現できる。

図49A、Bは、本発明の信号伝送システムの第25実施例の構成を示す回路図である。なお、図49A、BはDifferential信号を送受信する、第4の実施の形態の信号伝送システムの具体例であり、基準電圧VrefBが不要で、かつ1.5V系のLSI131と1.2V系のLSI132間で信号伝送を行う回路例である。図49Aは1.5V系のLSI131から1.2V系のLSI132へ信号を送信する場合の等価回路を示し、図49Bは1.2V系のLSI132から1.5V系のLSI131へ信号を送信する場合の等価回路を示している。

また、図49A、Bでは、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器163、174の値に含めて記載している。

第25実施例の信号伝送システムでは、1.5 V系のLSI131から信号を送信する場合、信号受信側のBridge 終端を形成する抵抗器164の値を2 Zod d=80 Ω に設定する。したがって、終端抵抗と双方向バス162、163とがインピーダンス整合する。

また、ドライバを構成する pMOSトランジスタ160 a、161 a のオン抵抗、及び nMOSトランジスタ160 b、161 b のオン抵抗の値を、それぞれ 40Ω に設定する。このようにすると、VOH2=1.125V、VOL2=0.375Vとなり、差動の入力回路 (Receiver) で信号を受信できる。したがって、基準電圧Vr e f Bが不要になる。

一方、1.2 V系のLSI 132 から信号を送信する場合、信号受信側の Bridge 終端を形成する抵抗器 174 の値を 2 Z o d d = 80 Ω に設定する。したがって、終端抵抗と双方向バス 162、163 とがインピーダンス整合する。

また、ドライバを構成する pMOSトランジスタ170 a、171 a のオン抵抗、及び nMOSトランジスタ170 b、171 b のオン抵抗の値を、それぞれ 40Ω に設定する。このようにすると、VOH1=0.9 V、VOL2=0.3 0 Vとなり、差動の入力回路(Receiver)で信号を受信できる。したがって、基準電圧 V r.e f Bが不要になる。

このように、Bridge 終端回路及びPush-pull ドライバを備え、Differential 信号を送受信する信号伝送システムにおいて、伝送線路の特性インピーダンス Zoddに対して、各終端抵抗の値、及び各ドライバのオン抵抗の値を上記のように設定することで、良好な Signal integrity で、かつ基準電圧 Vref Bを用いることなく信号を伝送できる。

Differential 信号は、Single-ended 信号に比べて信号本数が2倍必要であるが、 リターン電流の経路としてお互いの信号経路が用いるのでコネクタやパッケージ の電源ピン数を削減でき、コモンモードノイズにも強く、高速な信号伝送方式と して優れている。

なお、1.5 V系のLSI130と1.5 V系のLSI131間の信号伝送は、例えば、図43に示した第20実施例の構成にすればよい。但し、電源電圧VD DQは、それぞれ1.5 Vである。

したがって、図43に示した第20実施例に電源電圧VDDQとして1.5Vを供給する回路構成と図49A、Bに示す回路構成によって、1種類の基準電圧 V r e f A (=0.75V) を備えた図45に示した信号伝送システムを実現できる。

図49A、Bに示す回路は、単に異なる電源電圧VDDQで動作する2つのL SI間で双方向に信号を伝送する回路として用いても有効である。

図50は本発明の信号伝送システムの第26実施例の構成を示す回路図である。 図50は1.5V系のLSI140と1.2V系のLSI141間で Single-ended信号を伝送する回路例である。図50(a)は1.5V系のLSI 140から1.2V系のLSI141へ信号を送信する場合の等価回路を示し、 図50(b)は1.2V系のLSI141から1.5V系のLSI140へ信号 を送信する場合の等価回路を示している。

また、図50では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器144a、144b、147a、147bの値に含めて記載している。

第26実施例の信号伝送システムでは、1.5V系のLSI140から信号を送信する場合、ドライバを構成するpMOSトランジスタ143aのオン抵抗及びnMOSトランジスタ143bのオン抵抗の値を40Ωに設定する。したがって、ドライバのオン抵抗と双方向バス142とがインピーダンス整合する。

また、信号受信側のCTT終端を形成する抵抗器 144a の値を 64Ω に設定し、抵抗器 144a の値を 106.7Ω に設定する。終端抵抗の値は、抵抗器 144a と 144a の並列値に等しく、 40Ω になるため、終端抵抗と双方向バス 142 とがインピーダンス整合する。このようにすると、VOH2=1.125 V、VOL2=0.375 Vとなり、基準電圧 Vref2は 0.75 Vとなる。

すなわち、基準電圧V r e f 2 は高V D D Q 値の 1 / 2 となる。この場合、基準電圧V r e f 2 に対する信号振幅値 Δ は 0 . 375 V となるため、信号振幅値を充分に確保できる。

一方、1.2 V系のLSI 141 から信号を送信する場合、ドライバを構成する pMOSトランジスタ 145 a のオン抵抗及び nMOSトランジスタ 145 b のオン抵抗の値を 40 Ω に設定する。したがって、ドライバのオン抵抗と双方向バス 142 とがインピーダンス整合する。

また、信号受信側のCTT終端を形成する抵抗器 147a の値を 100 Qに設定し、抵抗器 147b の値を 66.7 Qに設定する。終端抵抗の値は、抵抗器 147a と 147b の並列値に等しく、40 Qになるため、終端抵抗と双方向バス 142 とがインピーダンス整合する。このようにすると、VOH1=0.90 V、VOL1=0.30 Vとなり、基準電圧 V ref1 は 0.60 Vとなる。すなわ ち、基準電圧 V ref1 は低 0.60 V となる。この場合、基準電圧 V 0.60 不 0.60 V となるため、信号振幅値を充分に確保できる。

また、他の例と同様に、双方向バス142上を流れる信号のリターン電流の経路を、1.5 V系のLSI140と1.2 V系のLSI141とに共通なグランドプレーンとする。この場合、プリント基板の設計が容易になる。なお、電源電圧VDDQをリターン電流の経路とする場合、1.5 V電源と1.2 V電源とをそれぞれリターン電流の経路として用いる必要があるため、配線の引き回しが困難になる問題やプリント基板の層数が増加する問題が発生する。したがって、双方向バス142を流れる信号のリターン電流の経路はグランドプレーンであることが好ましい。

このように、伝送線路の特性インピーダンス 20 に対して、各終端抵抗の値、各ドライバのオン抵抗の値を設定することで、良好な Signal integrity で信号を伝送できる。また、電源電圧 VDDQは2種類、基準電圧 Vrefは2種類で済む。本実施例では、基準電圧 Vrefが2種類となるが、それぞれのドライバの電源電圧 VDDQの値の1/2に設定すればよいので、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に等価な電位が印加

される。したがって、pMOSトランジスタ及びnMOSトランジスタが効率的 に動作する。さらに、入出力容量も低減できるため、高速動作が要求される回路 に用いることができる。

なお、本実施例は、CTT終端され、オン抵抗が伝送線路の特性インピーダンスZ0に等しいPush-pull 構成のドライバを有する点で第2実施例(図13)、第5実施例(図22)、及び第6実施例(図24)と同じ構成であるため、終端抵抗の値を可変できるようにしておけば、これらの実施例も実現できる。

第26実施例では、終端抵抗の値を伝送線路の特性インピーダンスに一致させる例を示したが、次に、終端抵抗の値が伝送線路の特性インピーダンスの1.5 倍の値に一致させる例を示す。

図51は本発明の信号伝送システムの第27実施例の構成を示す回路図である。 図51は1.5V系のLSI140と1.2V系のLSI141間で Single-ended信号を伝送する回路例である。図51(a)は1.5V系のLSI 140から1.2V系のLSI141へ信号を送信する場合の等価回路を示し、 図51(b)は1.2V系のLSI141から1.5V系のLSI140へ信号 を送信する場合の等価回路を示している。

また、図51では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器144a、144b、147a、147bの値に含めて記載している。

第27実施例の信号伝送システムでは、1.5V系のLSI140から信号を送信する場合、ドライバを構成するpMOSトランジスタ143aのオン抵抗及 VmMOSトランジスタ143bのオン抵抗の値を40 Ω に設定する。したがって、ドライバのオン抵抗と双方向バス142とがインピーダンス整合する。

また、信号受信側のCTT終端を形成する抵抗器144aの値を96Qに設定

し、抵抗器 144b の値を 160Ω に設定する。終端抵抗の値は抵抗器 144a と 144b の並列値に等しく、ここでは 60Ω になる。したがって、終端抵抗の値は双方向バス 142 の特性インピーダンスの 1.5 倍に一致する。このようにすると、VOH2=1.20V、VOL2=0.30V となり、基準電圧Vre f2 は 0.75 V となる。すなわち、基準電圧Vre f2 は a ないとなり、基準電圧a なるため、信号振幅値を充分に確保できる。

一方、1.2 V系のLSI 141から信号を送信する場合、ドライバを構成する pMOSトランジスタ 145 a のオン抵抗及び nMOSトランジスタ 145 b のオン抵抗の値を 40 Ω に設定する。したがって、ドライバのオン抵抗と双方向バス 142 とがインピーダンス整合する。

また、信号受信側のCTT終端を形成する抵抗器 147a の値を 150 Ω に設定し、抵抗器 147b の値を 100 Ω に設定する。終端抵抗の値は抵抗器 147a a と 147b の並列値に等しく、ここでは 60 Ω になる。したがって、終端抵抗の値は双方向バス 142 の特性インピーダンスの 1.5 倍に一致する。このようにすると、VOH1=0.96V、VOL1=0.24V となり、基準電圧 Vref1 に対する信号振幅値 Δ は 0.36V となるため、信号振幅値を充分に確保できる。

このように、伝送線路の特性インピーダンスZOに対して、各終端抵抗の値、各ドライバのオン抵抗の値を設定することで、良好なSignal integrity で信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは2種類で済む。本実施例では、基準電圧Vrefが2種類必要であるが、基準電圧の値は、それぞれのドライバに供給する電源電圧VDDQの値の1/2に設定するため、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に等価な電位が印加される。したがって、pMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタが効率的に動作する。さらに、入出力容量も低減できるため、高速動作が要求される回路に用いることができる。

なお、本実施例は、CTT終端され、オン抵抗が伝送線路の特性インピーダン

スZ 0に等しいPush-pull 構成のドライバを有する点で、第2実施例(図13)、 第5実施例(図22)、及び第6実施例(図24)と同じ構成であるため、終端 抵抗の値を可変できるようにしておけば、これらの実施例も実現できる。

図52に図50に示した第26実施例及び図51に示した第27実施例の信号 伝送システムを一般化した回路を示す。

図52(a)は電源電圧VDDQ=V1系のLSI140から電源電圧VDDQ=V2系のLSI141へ信号を送信する場合の等価回路を示し、図52(b)はV2系のLSI141からV1系のLSI140へ信号を送信する場合の等価回路を示している。なお、図52では、V1>V2である。また、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は終端抵抗を形成する各抵抗器の値に含めて記載している。

まず、V1系のLSI140から信号を送信する場合、ドライバを構成するp MOSトランジスタ143aのオン抵抗及びnMOSトランジスタ143bのオン抵抗の値を双方向バス142の特性インピーダンスに等しくZ0に設定する。したがって、ドライバのオン抵抗と双方向バス142とがインピーダンス整合する。

また、信号受信側のCTT終端を形成する抵抗器 144a の値を $R1\Omega$ に設定し、抵抗器 144b の値を $R2\Omega$ に設定する。終端抵抗の値は抵抗器 144a と 144b の並列値 $R1//R2\Omega$ に等しく、この終端抵抗の値を双方向バス 14 2 の特性インピーダンスのm倍に一致させる。

ここで、

 $R1=2mZ0 \cdot V2/V1$

 $R2=2mZ0 \cdot V2/(2V2-V1)$

である。

このようにすると、

VOH2=(2m+1)V1/2(m+1)

VOL2=0.5V1/(m+1)

となり、

Vref2=0.5V1

となる。すなわち、基準電圧Vref2は高VDDQ値の1/2となる。

一方、V2系のLSI141から信号を送信する場合、ドライバを構成するpMOSトランジスタ145aのオン抵抗及びnMOSトランジスタ145bのオン抵抗の値を双方向バス142の特性インピーダンスに等しくZ0に設定する。したがって、ドライバのオン抵抗と双方向バス142とがインピーダンス整合する。

また、信号受信側のCTT終端を形成する抵抗器 147a の値をR 3Ω に設定し、抵抗器 147b の値をR 4Ω に設定する。終端抵抗の値は抵抗器 147a と 147b の並列値R 3//R 4Ω に等しく、この終端抵抗の値を双方向バス 14 2 の特性インピーダンスの s 倍に一致させる。

ここで、

R3=2sZ0V1/V2

R4=2sZ0V1/(2V1-V2)

である。

このようにすると、

VOH1=(2s+1)V2/2(s+1)

VOL1=0.5V2/(s+1)

となり、

Vref1=0.5V2

となる。すなわち、基準電圧Vref1は低VDDQ値の1/2となる。

このように、伝送線路の特性インピーダンスZOに対して、各終端抵抗の値、 各ドライバのオン抵抗の値を設定することで、良好なSignal integrity で信号を 伝送できる。また、本実施例では電源電圧VDDQが2種類、基準電圧Vref が2種類で済む。本実施例では、基準電圧Vrefが2種類必要であるが、基準 電圧の値は、それぞれのドライバに供給する電源電圧VDDQの値の1/2に設定するため、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に等価な電位が印加される。したがって、pMOSトランジスタ及びnMOSトランジスタが効率的に動作する。さらに、入出力容量も低減できるため、高速動作が要求される回路に用いることができる。

なお、本実施例は、CTT終端され、オン抵抗が伝送線路の特性インピーダンスZ0に等しいPush-pull構成のドライバを有する点で第2実施例(図13)、第5実施例(図22)、及び第6実施例(図24)と同じ構成であるため、終端抵抗の値を可変できるようにしておけば、これらの実施例も実現できる。

図53は本発明の信号伝送システムの第28実施例の構成を示す回路図である。 図53は1.5V系のLSI150と1.2V系のLSI151間で Single-ended信号を伝送する回路例である。図53(a)は1.5V系のLSI 150から1.2V系のLSI151へ信号を送信する場合の等価回路を示し、 図53(b)は1.2V系のLSI151から1.5V系のLSI150へ信号 を送信する場合の等価回路を示している。

また、図53では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器154a、154b、156a、156bの値に含めて記載している。

第28実施例の信号伝送システムでは、1.5V系のLSI150から信号を送信する場合、信号受信側のCTT終端を形成する抵抗器154a、154bの値を2Z0に等しい800に設定する。終端抵抗の値は抵抗器154aと154bの並列値に等しく、ここでは40 Ω になるため、終端抵抗と双方向バス152とがインピーダンス整合する。

また、ドライバを構成するnMOSトランジスタ153bのオン抵抗の値を双

方向バス152の特性インピーダンス20以下の値、例えば 40Ω に設定し、pMOSトランジス9153aのオン抵抗の値を 20Ω に設定する。このようにすると、VOH2=1.20V、VOL2=0.30Vとなり、基準電圧Vref2は0.75Vとなる。すなわち、基準電圧Vref2は高VDDQ値の1/2となる。この場合、基準電圧Vref2に対する信号振幅値 Δ は0.45Vとなるため、信号振幅値を充分に確保できる。

一方、1.2 V系のLSI151から信号を送信する場合、信号受信側のCT T終端を形成する抵抗器156a、156bの値を220に等しい 80Ω に設定する。終端抵抗の値は抵抗器156aと156bの並列値に等しく、ここでは 40Ω になるため、終端抵抗と双方向バス152とがインピーダンス整合する。

また、ドライバを構成する p MOSトランジスタ155 b のオン抵抗の値を双方向バス152の特性インピーダンスZ0以下の値、例えば40 Ω に設定し、n MOSトランジスタ155 a のオン抵抗の値を17. 14Ω に設定する。このようにすると、VOH1=0. 975V、VOL1=0. 225Vとなり、基準電圧Vref1は0. 65Vとなる。すなわち、基準電圧Vref1は低VDDQ値の1/2となる。この場合、基準電圧Vref1に対する信号振幅値 Δ は0. 375Vとなるため、信号振幅値を充分に確保できる。

このように、伝送線路の特性インピーダンスZOに対して、各終端抵抗の値、各ドライバのオン抵抗の値を設定することで、良好なSignal integrity で信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは2種類で済む。本実施例では、基準電圧Vrefが2種類必要であるが、基準電圧をそれぞれのドライバに供給する電源電圧VDDQの1/2の値に設定するため、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に等価な電位が印加される。したがって、pMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタが効率的に動作する。さらに、入出力容量も低減できるため、高速動作が要求される回路に用いることができる。

図54に図53に示した第28実施例の信号伝送システムを一般化した回路を示す。

図54 (a) は電源電圧VDDQ=V1系のLSI150から電源電圧VDD

Q=V2系のLSI151へ信号を送信する場合の等価回路を示し、図54(b)はV2系のLSI151からV1系のLSI150へ信号を送信する場合の等価回路を示している。なお、図54では、V1>V2である。また、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は終端抵抗を形成する各抵抗器の値に含めて記載している。

まず、V1系のLSI150から信号を送信する場合、信号受信側のCTT終端を形成する抵抗器154a、154bの値を2Z0に設定する。終端抵抗の値は抵抗器154aと154bの並列値に等しく、ここではZ0に一致するため、終端抵抗と双方向バス152とがインピーダンス整合する。

また、ドライバを構成するnMOSトランジスタ153bのオン抵抗の値を双方向バス152の特性インピーダンスZ0以下の値、例えばZ0に設定し、pMOSトランジスタ153aのオン抵抗の値を $Ron1\Omega$ に設定する。

ここで、

Ron1=0. $25V2 \cdot Z0/(V1-0.75V2)$

である。

このようにすると、

 $VOH2=(0.5V2 \cdot Ron1+V1 \cdot Z0)/(Ron1+Z0)$

VOL2=0. 25V2

となり、

Vref2=0.5V1

となる。すなわち、基準電圧Vref2は高VDDQ値の1/2となる.

一方、V2系のLSI151から信号を送信する場合、信号受信側のCTT終端を形成する抵抗器156a、156bの値を2Z0に設定する。終端抵抗の値は抵抗器156aと156bの並列値に等しく、ここではZ0に一致するため、

終端抵抗と双方向バス152とがインピーダンス整合する。

また、ドライバを構成する p MOSトランジスタ 155bのオン抵抗の値を双方向バス 152の特性インピーダンス 20以下の値、例えば 20に設定し、 100 O Sトランジスタ 155a0 のオン抵抗の値を 155a0 のオン低力の位と 155a0 のオン抵抗の値を 155a0 のオン抵抗の値を 155a0 のオン抵抗の値を 155a0 のオン抵抗の値を 155a0 のオン

ここで、

Ron4=Z0(2V2-V1)/(3V1-2V2)

である。

このようにすると、

VOH1=0. 25V1+0. 5V2

VOL1=0. 5V1 • Ron4/(Ron4+Z0)

となり、

Vref1=0.5V2

となる。すなわち、基準電圧Vref1は低VDDQ値の1/2となる。

なお、他の実施例と同様に、双方向バス152上を流れる信号のリターン電流 の経路を、V1系のLSI150とV2系のLSI151とに共通なグランドプ レーンとする。その場合、プリント基板の設計が容易になる。なお、電源電圧V DDQをリターン電流の経路とする場合、V1電源とV2電源とをそれぞれリタ ーン電流の経路として用いる必要があるため、配線の引き回しが困難になる問題 やプリント基板の層数が増加する問題が発生する。したがって、双方向バス15 2を流れる信号のリターン電流の経路はグランドプレーンであることが好ましい。 このように、伝送線路の特性インピーダンスZ0に対して、各終端抵抗の値、 各ドライバのオン抵抗の値を設定することで、良好な Signal integrity で信号を 伝送できる。 また、 電源電圧VDDQは2種類、 基準電圧Vrefは2種類で済 む。本実施例では、基準電圧Vrefが2種類必要となるが、基準電圧をそれぞ れのドライバに供給する電源電圧VDDQの1/2の値に設定するため、各ドラ イバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に 等価な電位が印加される。 したがって、 pMOSトランジスタ及びnMOSトラ ンジスタが効率的に動作する。さらに、入出力容量も低減できるため、高速動作 が要求される回路に用いることができる。

While preferred embodiments of the present invention have been described using specific terms, such description is for illustrative purposes only, and it is to be understood that changes and variations may be made without departing from the spirit or scope of the following claims.

What is claimed is:

1. 第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間で Single-ended 信号を双方向に送受信するための信号伝送システムであって、

前記第1の半導体集積回路装置と前記第2の半導体集積回路装置間の双方向の 信号伝送を可能にする所定の特性インピーダンスを備えた伝送線路と、

前記第1の電源電圧が供給される、抵抗値が前記特性インピーダンスに一致する、前記第1の半導体集積回路装置の信号受信端に設けられた第1のCTT終端回路と、

前記第2の電源電圧が供給される、抵抗値が前記特性インピーダンスに一致する、前記第2の半導体集積回路装置の信号受信端に設けられた第2のCTT終端回路と、

前記 Single-ended 信号の電圧を判定するためのしきい値である基準電圧を生成し、前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ供給する基準電圧発生回路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置で用いる前記基準電圧がそれぞれ等しくなるようにオン抵抗の値が設定された、前記第1の半導体集積回路装置から前記Single-ended信号を送信するPush-pull構成の第1のドライバと、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置で用いる前記基準電圧がそれぞれ等しくなるようにオン抵抗の値が設定された、前記第2の半導体集積回路装置から前記Single-ended信号を送信するPush-pull構成の第2のドライバと、

を有する信号伝送システム。

- 2. 前記第1の電源電圧をV1、前記第2の電源電圧をV2としたとき、 前記基準電圧は0.25 (V1+V2) である請求項1記載の信号伝送システム。
- 前記第1の電源電圧をV1としたとき、
 前記基準電圧は0.5V1である請求項1記載の信号伝送システム。

- 4. 前記第1の電源電圧をV1としたとき、 前記基準電圧は0. 6V1である請求項1記載の信号伝送システム。
- 前記第2の電源電圧をV2としたとき、
 前記基準電圧は0.5V2である請求項1記載の信号伝送システム。
- 6.前記伝送線路を流れる前記 Single-ended 信号のリターン電流が流れる経路は、 グランドプレーンである請求項1記載の信号伝送システム。
- 7. 第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間でSingle-ended信号を双方向に送受信するための信号伝送システムであって、

前記第1の半導体集積回路装置と前記第2の半導体集積回路装置間の双方向の 信号伝送を可能にする所定の特性インピーダンスを備えた伝送線路と、

オン抵抗が前記特性インピーダンスに一致する、前記第1の半導体集積回路装置から前記Single-ended信号を送信するPush-pull構成の第1のドライバと、

オン抵抗が前記特性インピーダンスに一致する、前記第2の半導体集積回路装置から前記Single-ended 信号を送信する Push-pull 構成の第2のドライバと、

前記 Single-ended 信号の電圧を判定するためのしきい値である基準電圧を生成し、前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ供給する基準電圧発生回路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置で用いる前 記基準電圧がそれぞれ等しくなるように抵抗値が設定された、前記第1の電源電 圧が供給される、前記第1の半導体集積回路装置の信号受信端に設けられた第1 のCTT終端回路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置で用いる前 記基準電圧がそれぞれ等しくなるように抵抗値が設定された、前記第2の電源電 圧が供給される、前記第2の半導体集積回路装置の信号受信端に設けられた第2 のCTT終端回路と、

を有する信号伝送システム。

8. 前記第1の電源電圧をV1、前記第2の電源電圧をV2としたとき、 前記基準電圧は0.25 (V1+V2) である請求項7記載の信号伝送システ ム。

- 9. 前記伝送線路を流れる前記 Single-ended 信号のリターン電流が流れる経路は、 グランドプレーンである請求項7記載の信号伝送システム。
- 10. 第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間でSingle-ended 信号を双方向に送受信するための信号伝送システムであって、

前記第1の半導体集積回路装置と前記第2の半導体集積回路装置間の双方向の 信号伝送を可能にする所定の特性インピーダンスを備えた伝送線路と、

オン抵抗が前記特性インピーダンスに一致する、前記第1の半導体集積回路装置から前記Single-ended 信号を送信するPush-pull 構成の第1のドライバと、

オン抵抗が前記特性インピーダンスに一致する、前記第2の半導体集積回路装置から前記Single-ended 信号を送信するPush-pull 構成の第2のドライバと、

抵抗値が前記特性インピーダンスに一致する、前記第1の電源電圧が供給される、前記第1の半導体集積回路装置の信号受信端に設けられた第1のCTT終端回路と、

抵抗値が前記特性インピーダンスに一致する、前記第2の電源電圧が供給される、前記第2の半導体集積回路装置の信号受信端に設けられた第2のCTT終端回路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置に、前記 Single-ended 信号の電圧を判定するためのしきい値である共通の基準電圧をそ れぞれ供給する基準電圧発生回路と、

を有する信号伝送システム。

- 11. 前記第1の電源電圧をV1、前記第2の電源電圧をV2としたとき、 前記基準電圧は0.25 (V1+V2) である請求項10記載の信号伝送システム。
- 12.前記伝送線路を流れる前記 Single-ended 信号のリターン電流が流れる経路は、グランドプレーンである請求項10記載の信号伝送システム。
- 13. 第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間で

Single-ended 信号を双方向に送受信するための信号伝送システムであって、

前記第1の半導体集積回路装置と前記第2の半導体集積回路装置間の双方向の 信号伝送を可能にする所定の特性インピーダンスを備えた伝送線路と、

前記第2の電源電圧の1/2の電圧が供給される、抵抗値が前記特性インピーダンスに一致する、前記第1の半導体集積回路装置の信号受信端に設けられた第1のVTT終端回路と、

前記第2の電源電圧の1/2の電圧が供給される、抵抗値が前記特性インピー ダンスに一致する、前記第2の半導体集積回路装置の信号受信端に設けられた第 2のVTT終端回路と、

前記 Single-ended 信号の電圧を判定するためのしきい値である基準電圧を生成し、前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ供給する基準電圧発生回路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置で用いる前記基準電圧がそれぞれ等しくなるようにオン抵抗の値が設定された、前記第1の半導体集積回路装置から前記Single-ended信号を送信するPush-pull構成の第1のドライバと、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置で用いる前記基準電圧がそれぞれ等しくなるようにオン抵抗の値が設定された、前記第2の半導体集積回路装置から前記Single-ended信号を送信するPush-pull構成の第2のドライバと、

を有する信号伝送システム。

14. 前記第2の電源電圧をV2としたとき、

前記基準電圧は0.5 V 2 である請求項13記載の信号伝送システム。

- 15.前記伝送線路を流れる前記 Single-ended 信号のリターン電流が流れる経路は、グランドプレーンである請求項13記載の信号伝送システム。
- 16. 第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間でSingle-ended信号を双方向に送受信するための信号伝送システムであって、

前記第1の半導体集積回路装置と前記第2の半導体集積回路装置間の双方向の

信号伝送を可能にする所定の特性インピーダンスを備えた伝送線路と、

オン抵抗が前記特性インピーダンスに一致する、前記第1の半導体集積回路装置から前記Single-ended 信号を送信する Push-pull 構成の第1のドライバと、

オン抵抗が前記特性インピーダンスに一致する、前記第2の半導体集積回路装置から前記Single-ended 信号を送信するPush-pull 構成の第2のドライバと、

前記 Single-ended 信号の電圧を判定するためのしきい値である基準電圧を生成し、前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ供給する基準電圧発生回路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置で用いる前記基準電圧がそれぞれ等しくなるように抵抗値が設定された、前記第1の電源電圧の1/2の電圧が供給される、前記第1の半導体集積回路装置の信号受信端に設けられた第1のVTT終端回路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置で用いる前記基準電圧がそれぞれ等しくなるように抵抗値が設定された、前記第2の電源電圧の1/2の電圧が供給される、前記第2の半導体集積回路装置の信号受信端に設けられた第2のVTT終端回路と、

を有する信号伝送システム。

- 17.前記伝送線路を流れる前記 Single-ended 信号のリターン電流が流れる経路は、グランドプレーンである請求項16記載の信号伝送システム。
- 18. 第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間でSingle-ended信号を双方向に送受信するための信号伝送システムであって、

前記第1の半導体集積回路装置と前記第2の半導体集積回路装置間の双方向の信号伝送を可能にする所定の特性インピーダンスを備えた伝送線路と、

前記第1の電源電圧の1/2の電圧が供給される、抵抗値が前記特性インピー ダンスに一致する、前記第1の半導体集積回路装置の信号受信端に設けられた第 1のVTT終端回路と、

前記第2の電源電圧の1/2の電圧が供給される、抵抗値が前記特性インピー ダンスに一致する、前記第2の半導体集積回路装置の信号受信端に設けられた第 2のVTT終端回路と、

前記 Single-ended 信号の電圧を判定するためのしきい値である基準電圧を生成し、前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ供給する基準電圧発生回路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置で用いる前記基準電圧がそれぞれ等しくなるようにオン抵抗の値が設定された、前記第1の半導体集積回路装置から前記Single-ended信号を送信するPush-pull構成の第1のドライバと、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置で用いる前記基準電圧がそれぞれ等しくなるようにオン抵抗の値が設定された、前記第2の半導体集積回路装置から前記Single-ended信号を送信するPush-pull構成の第2のドライバと、

を有する信号伝送システム。

- 19.前記伝送線路を流れる前記 Single-ended 信号のリターン電流が流れる経路は、グランドプレーンである請求項18記載の信号伝送システム。
- 20. 第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間でSingle-ended信号を双方向に送受信するための信号伝送システムであって、

前記第1の半導体集積回路装置と前記第2の半導体集積回路装置間の双方向の 信号伝送を可能にする所定の特性インピーダンスを備えた伝送線路と、

前記第2の電源電圧の1/2の電圧が供給される、抵抗値が前記特性インピーダンスに一致する、前記第1の半導体集積回路装置の信号受信端に設けられた第1のVTT終端回路と、

前記第1の電源電圧の1/2の電圧が供給される、抵抗値が前記特性インピー ダンスに一致する、前記第2の半導体集積回路装置の信号受信端に設けられた第 2のVTT終端回路と、

前記 Single-ended 信号の電圧を判定するためのしきい値である基準電圧を生成し、前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ供給する基準電圧発生回路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置で用いる前記基準電圧がそれぞれ等しくなるようにオン抵抗の値が設定された、前記第1の半導体集積回路装置から前記Single-ended信号を送信するPush-pull構成の第1のドライバと、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置で用いる前記基準電圧がそれぞれ等しくなるようにオン抵抗の値が設定された、前記第2の半導体集積回路装置から前記Single-ended信号を送信するPush-pull構成の第2のドライバと、

を有する信号伝送システム。

21.前記伝送線路を流れる前記 Single-ended 信号のリターン電流が流れる経路は、グランドプレーンである請求項20記載の信号伝送システム。

22. 第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間でSingle-ended信号を双方向に送受信するための信号伝送システムであって、

前記第1の半導体集積回路装置と前記第2の半導体集積回路装置間の双方向の 信号伝送を可能にする所定の特性インピーダンスを備えた伝送線路と、

前記第1の電源電圧の1/2の電圧が供給される、抵抗値が前記特性インピー ダンスに一致する、前記第1の半導体集積回路装置の信号受信端に設けられた第 1のVTT終端回路と、

前記第1の電源電圧の1/2の電圧が供給される、抵抗値が前記特性インピー ダンスに一致する、前記第2の半導体集積回路装置の信号受信端に設けられた第 2のVTT終端回路と、

前記 Single-ended 信号の電圧を判定するためのしきい値である基準電圧を生成し、前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ供給する基準電圧発生回路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置で用いる前記基準電圧がそれぞれ等しくなるようにオン抵抗の値が設定された、前記第1の半導体集積回路装置から前記Single-ended信号を送信するPush-pull構成の第1のドライバと、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置で用いる前記基準電圧がそれぞれ等しくなるようにオン抵抗の値が設定された、前記第2の半導体集積回路装置から前記Single-ended信号を送信するPush-pull構成の第2のドライバと、

を有する信号伝送システム。

23. 前記第1の電源電圧をV1としたとき、

前記基準電圧は0.5 V1である請求項22記載の信号伝送システム。

24. 前記第2の電源電圧をV2としたとき、

前記基準電圧は0.5 V 2 である請求項22記載の信号伝送システム。

- 25. 前記伝送線路を流れる前記 Single-ended 信号のリターン電流が流れる経路は、グランドプレーンである請求項22記載の信号伝送システム。
- 26. 第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間でSingle-ended信号を双方向に送受信するための信号伝送システムであって、

前記第1の半導体集積回路装置と前記第2の半導体集積回路装置間の双方向の信号伝送を可能にする所定の特性インピーダンスを備えた伝送線路と、

前記第1の電源電圧が供給される、抵抗値が前記特性インピーダンスに一致する、前記第1の半導体集積回路装置の信号受信端に設けられた第1のVTT終端回路と、

前記第2の電源電圧が供給される、抵抗値が前記特性インピーダンスに一致する、前記第2の半導体集積回路装置の信号受信端に設けられた第2のVTT終端回路と、

前記 Single-ended 信号の電圧を判定するためのしきい値である基準電圧を生成し、前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ供給する基準電圧発生回路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置で用いる前記 基準電圧がそれぞれ等しくなるようにオン抵抗の値が設定された、前記第1の半 導体集積回路装置から前記 Single-ended 信号を送信する Open drain 構成の第1 のドライバと、 前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置で用いる前記基準電圧がそれぞれ等しくなるようにオン抵抗の値が設定された、前記第2の半導体集積回路装置から前記Single-ended信号を送信するOpen drain 構成の第2のドライバと、

を有する信号伝送システム。

27. 前記基準電圧は、

前記第1の電源電圧または前記第2の電源電圧のいずれか一方の分数値に等しい請求項26記載の信号伝送システム。

- 28.前記伝送線路を流れる前記 Single-ended 信号のリターン電流が流れる経路は、グランドプレーンである請求項26記載の信号伝送システム。
- 29. 第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間でSingle-ended信号を双方向に送受信するための信号伝送システムであって、

前記第1の半導体集積回路装置と前記第2の半導体集積回路装置間の双方向の 信号伝送を可能にする所定の特性インピーダンスを備えた伝送線路と、

オン抵抗が前記特性インピーダンスに一致する、前記第1の半導体集積回路装置から前記Single-ended信号を送信するPush-pull構成の第1のドライバと、

オン抵抗が前記特性インピーダンスに一致する、前記第2の半導体集積回路装置から前記Single-ended信号を送信するPush-pull構成の第2のドライバと、

前記 Single-ended 信号の電圧を判定するためのしきい値である基準電圧を生成し、前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ供給する基準電圧発生回路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置で用いる前 記基準電圧がそれぞれ等しくなるように抵抗値が設定された、前記第1の電源電 圧が供給される、前記第1の半導体集積回路装置の信号受信端に設けられた第1 のVTT終端回路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置で用いる前 記基準電圧がそれぞれ等しくなるように抵抗値が設定された、前記第2の電源電 圧が供給される、前記第2の半導体集積回路装置の信号受信端に設けられた第2 のVTT終端回路と、

を有する信号伝送システム。

- 30. 前記第1の電源電圧をV1、前記第2の電源電圧をV2としたとき、前記基準電圧は(V1+V2)/3である請求項29記載の信号伝送システム。
- 31.前記伝送線路を流れる前記 Single-ended 信号のリターン電流が流れる経路は、グランドプレーンである請求項29記載の信号伝送システム。
- 32. 第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間でSingle-ended信号を双方向に送受信するための信号伝送システムであって、

前記第1の半導体集積回路装置と前記第2の半導体集積回路装置間の双方向の 信号伝送を可能にする所定の特性インピーダンスを備えた伝送線路と、

前記第1の電源電圧が供給される、抵抗値が前記特性インピーダンスと一致する、前記第1の半導体集積回路装置の信号受信端に設けられた第1のVTT終端回路と、

前記第2の電源電圧が供給される、抵抗値が前記特性インピーダンスと一致する、前記第2の半導体集積回路装置の信号受信端に設けられた第2のVTT終端回路と、

前記 Single-ended 信号の電圧を判定するためのしきい値である基準電圧を生成し、前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ供給する基準電圧発生回路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置で用いる前記基準電圧がそれぞれ等しくなるようにオン抵抗の値が設定された、前記第1の半導体集積回路装置から前記Single-ended信号を送信するPush-pull構成の第1のドライバと、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置で用いる前記基準電圧がそれぞれ等しくなるようにオン抵抗の値が設定された、前記第2の半導体集積回路装置から前記Single-ended信号を送信するPush-pull構成の第2のドライバと、

を有する信号伝送システム。

- 33. 前記第1の電源電圧をV1、前記第2の電源電圧をV2としたとき、前記基準電圧は(V1+V2)/3である請求項32記載の信号伝送システム。 34. 前記伝送線路を流れる前記 Single-ended 信号のリターン電流が流れる経路は、グランドプレーンである請求項32記載の信号伝送システム。
- 35. 第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間でSingle-ended信号を双方向に送受信するための信号伝送システムであって、

前記第1の半導体集積回路装置と前記第2の半導体集積回路装置間の双方向の 信号伝送を可能にする所定の特性インピーダンスを備えた伝送線路と、

前記第1の電源電圧が供給される、抵抗値が前記特性インピーダンスに一致する、前記第1の半導体集積回路装置の信号受信端に設けられた第1のCTT終端 回路と、

前記第2の電源電圧が供給される、抵抗値が前記特性インピーダンスに一致する、前記第2の半導体集積回路装置の信号受信端に設けられた第2のCTT終端回路と、

前記 Single-ended 信号の電圧を判定するためのしきい値である基準電圧を生成し、前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ供給する基準電圧発生回路と、

前記第1の半導体集積回路装置で用いる前記基準電圧が前記第1の電源電圧の 1/2に一致するようにオン抵抗の値が設定された、前記第1の半導体集積回路 装置から前記 Single-ended 信号を送信する Push-pull 構成の第1のドライバと、

前記第2の半導体集積回路装置で用いる前記基準電圧が前記第2の電源電圧の 1/2に一致するようにオン抵抗の値が設定された、前記第2の半導体集積回路 装置から前記 Single-ended 信号を送信する Push-pull 構成の第2のドライバと、 を有する信号伝送システム。

- 36.前記伝送線路を流れる前記 Single-ended 信号のリターン電流が流れる経路は、グランドプレーンである請求項35記載の信号伝送システム。
- 37. 第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電 圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間で

Single-ended 信号を双方向に送受信するための信号伝送システムであって、

前記第1の半導体集積回路装置と前記第2の半導体集積回路装置間の双方向の信号伝送を可能にする所定の特性インピーダンスを備えた伝送線路と、

オン抵抗が前記特性インピーダンスに一致する、前記第1の半導体集積回路装置から前記 Single-ended 信号を送信する Push-pull 構成の第1のドライバと、

オン抵抗が前記特性インピーダンスに一致する、前記第2の半導体集積回路装置から前記Single-ended 信号を送信する Push-pull 構成の第2のドライバと、

前記 Single-ended 信号の電圧を判定するためのしきい値である基準電圧を生成し、前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ供給する基準電圧発生回路と、

前記第1の半導体集積回路装置で用いる前記基準電圧が前記第1の電源電圧の 1/2に一致するように抵抗値が設定された、前記第1の電源電圧が供給される、 前記第1の半導体集積回路装置の信号受信端に設けられた第1のCTT終端回路 と、

前記第2の半導体集積回路装置で用いる前記基準電圧が前記第2の電源電圧の 1/2に一致するように抵抗値が設定された、前記第2の電源電圧が供給される、 前記第2の半導体集積回路装置の信号受信端に設けられた第2のCTT終端回路 と、

を有する信号伝送システム。

- 38.前記伝送線路を流れる前記 Single-ended 信号のリターン電流が流れる経路は、グランドプレーンである請求項37記載の信号伝送システム。
- 39. 第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間で Differential 信号を双方向に送受信するための信号伝送システムであって、

前記第1の半導体集積回路装置と前記第2の半導体集積回路装置間の双方向の信号伝送を可能にする、所定のODD mode 特性インピーダンスを備えた2つの伝送線路と、

オン抵抗が前記特性インピーダンスに一致する、前記第1の半導体集積回路装置から前記Differential信号を送信するPush-pull構成の2つの第1のドライバ

یے

オン抵抗が前記特性インピーダンスに一致する、前記第2の半導体集積回路装置から前記Differential信号を送信するPush-pull構成の2つの第2のドライバと、

抵抗値が前記 ODD mode 特性インピーダンスの 2 倍に一致する、前記第1の半導体集積回路装置の信号受信端に設けられた第1の Bridge 終端回路と、

抵抗値が前記 ODD mode 特性インピーダンスの 2 倍に一致する、前記第 2 の半導体集積回路装置の信号受信端に設けられた第 2 の Bridge 終端回路と、を有する信号伝送システム。

ABSTRACT OF THE DISCLOSURE

異なる電源電圧で動作する半導体集積回路装置間を伝送線路である双方向バスを介して直接、接続する。ドライバは、例えばPush-pull型とし、受信側はCTT終端とする。そして、終端抵抗を伝送線路の特性インピーダンスに一致させた場合、ドライバのオン抵抗は特性インピーダンス以下とする。ドライバのオン抵抗を伝送線路の特性インピーダンス以下とする。ドライバのオン抵抗を伝送線路の特性インピーダンスに一致させた場合、終端抵抗の値は伝送線路の特性インピーダンス以下とする。受信側をVTT終端とする場合、VTTの値は半導体集積回路装置に供給される電源電圧のうち、低い方の電源電圧の1/2とする。また、終端抵抗の値は伝送線路の特性インピーダンスに一致させる。信号電圧の判定に用いる基準電圧の値は各半導体集積回路装置で共通とする。